SK하이닉스, 낸드 ‘초격차’ 본격화…고용량·고성능 강화로 시장 대응력↑

실시간
뉴스

반도체

SK하이닉스, 낸드 ‘초격차’ 본격화…고용량·고성능 강화로 시장 대응력↑

디지털데일리 발행일 2018-11-04 11:51:46

신현석

URL복사

SK하이닉스 96단 512Gbit TLC 4D 낸드플래시와 솔루션 제품 (사진=SK하이닉스)

[디지털데일리 신현석기자] SK하이닉스가 고용량·고성능 낸드 개발에 박차를 가하고 있다. 4D 낸드 기반 라인업을 강화해 시장 대응력을 높이겠다는 목표다.

4일 SK하이닉스는 CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 96단 4D 낸드를 연내 양산하겠다고 밝혔다. 지난달 말 CTF와 PUC를 결합한 4D 낸드 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시 개발을 성공한 데 이어, 올해 안에 초도 양산에 진입하겠다는 포부다.

아울러 96단 512Gbit 4D 낸드로 자체 개발 컨트롤러와 펌웨어를 탑재한 최대 1TByte(테라바이트) 용량의 소비자용(Client) SSD를 연내 선보일 계획이다. 휴렛팩커드(HP)·마이크로소프트(MS) 등 대형고객의 인증을 마치고 사업을 본격화하고 있는 72단 기반 기업용(Enterprise) SSD도 내년 96단으로 전환해 기업용 SSD 사업 경쟁력을 한층 강화할 전망이다.

앞서 지난 8월 SK하이닉스는 미국 산타클라라에서 열린 FMS(Flash Memory Summit) 기조연설을 통해 4D 낸드 기반의 차세대 낸드플래시 솔루션을 적기에 출시하며 시장 대응력을 강화하겠다고 밝힌 바 있다. 또한 ‘3분기 실적 컨퍼런스콜’을 통해, 향후 4세대 3D 낸드 제품을 기반으로 모바일과 기업용 SSD 시장 진출을 확대하고 5세대 3D 제품인 96단 낸드플래시 개발을 올해 완료하겠다고 강조했다.

차세대 스마트폰에 채용 예정인 UFS(Universal Flash Storage) 3.0 제품은 자체 컨트롤러와 펌웨어를 탑재해 내년 상반기 출시할 계획이다. 이를 통해 차세대 모바일 솔루션 시장 공략에 적극적으로 대응한다는 전략이다. 이 제품도 96단 512Gbit 4D 낸드로 구성된다. 회사 측은 “현재 모바일 시장의 주력인 256Gbit 낸드 기반 제품 대비 획기적으로 향상된 성능과 대폭 개선된 전력 효율로 향후 5G를 포함한 모바일 기기의 고용량화·고성능화에 이바지할 것”이라고 기대했다.

또한 96단 4D 낸드 기반의 1Tbit(테라비트) TLC와 1Tbit QLC(Quad Level Cell) 제품은 내년 출시할 예정이다. 96단 4D 낸드와 같은 기술을 적용한 차세대 128단 4D 낸드도 개발 중이다.

시장조사기관 트렌드포커스(TrendFocus)에 따르면 SK하이닉스 SSD 시장점유율(수량 기준)은 작년 2분기 5.6%에서 올해 2분기 9.9%로 증가했다. 회사 측은 “기업용 SSD가 올해 3분기부터 본격 출시됨에 따라 SK하이닉스의 SSD 시장 점유율은 증가 추세가 이어질 것”이라며 “이번에 개발한 96단 4D 낸드로 향후 기업용 SSD를 포함한 솔루션 경쟁력을 높여나갈 것”이라고 기대했다.

SK하이닉스 NAND 마케팅 담당 김정태 상무는 “향후 개발 플랫폼이 될 CTF 기반 96단 4D 제품은 업계 최고 수준의 원가경쟁력과 성능을 동시에 갖춘 SK하이닉스 낸드플래시 사업의 이정표가 될 것”이라면서, “연내 초도 양산을 시작하고, 향후 최근 준공한 M15에서도 본격 양산에 돌입해 고객 요구에 적극 대응할 것”이라고 말했다.

◆ CTF·PUC 결합 4D낸드 구조 96단 512Gbit TLC 낸드 기술력 주목 = 이번 96단 4D 낸드에 결합된 CTF 기술은 기존 2D 낸드에서 주로 채용했던 플로팅 게이트(Floating Gate)의 한계를 극복한 기술이다.

플로팅 게이트는 전하를 도체에 저장하는 방식으로 2D 낸드에 주로 적용돼 왔으며 공정 미세화가 진행될수록 셀 간 간섭이 심해져 성능이 떨어질 수 있다는 점이 한계로 지적돼왔다. CTF는 전하를 부도체에 저장해 셀 간 간섭 문제를 해결한 기술로, 플로팅게이트보다 단위당 셀 면적을 줄이면서도 읽기와 쓰기 성능을 높일 수 있다. 현재 3D 낸드 업체는 대체로 CTF를 채용하는 추세다.

또한 PUC 기술은 주변부(Peri.) 회로를 셀 회로 하단부에 배치해 생산효율을 극대화한다. 2D 낸드와 3D 낸드에 적용되고 있는 Conventional 구조는 데이터를 저장하는 영역인 셀의 작동을 관장하는 주변부 회로를 셀 영역 옆에 배치하는 기술이다.

낸드플래시는 데이터 저장 방식에 따라 셀 하나에 1비트를 저장하는 SLC(Single Level Cell), 2비트를 저장하는 MLC(Multi Level Cell), 3비트를 저장하는 TLC(Triple Level Cell), 4비트를 저장하는 QLC(Quad Level Cell)로 나뉜다. TLC·QLC는 동일한 셀을 가진 SLC보다 각각 3배·4배 더 많은 데이터를 저장할 수 있어 고용량 구현이 용이하고, 생산원가 효율성도 높다.

512Gbit 낸드는 칩 하나로 64GByte(기가바이트)의 고용량 저장장치 구현할 수 있다. 96단 512Gbit 4D 낸드는 72단 512Gbit 3D 낸드보다 칩 사이즈는 30% 이상 줄었고, 웨이퍼 당 비트(bit) 생산은 1.5배 증가했다.

게다가 낸드에서 칩 동작을 동시에 개별적으로 수행하기 위해 설정한 셀과 주변부 회로 집합체인 플레인(Plane)을 4개 배치해 동시 처리 가능한 데이터(Data Bandwidth)를 업계 최고 수준인 64KByte(킬로바이트)로 2배 늘렸다.

96단 512Gbit 4D 낸드 1개로 기존 256Gbit 3D 낸드 2개를 완벽하게 대체할 수 있어 원가 절감에도 유리하다. 다중 게이트 절연막 구조와 새로운 설계 기술을 도입해 I/O(정보입출구)당 데이터 전송속도를 1200Mbps까지 높이고, 동작 전압은 1.2V(볼트)로 낮춰 전력 효율을 기존 72단 대비 150% 개선했다.

<신현석 기자>shs11@ddaily.co.kr