SK하이닉스, ‘CTF 기반 96단 4D낸드’ 연내 양산…생산성·원가절감 대폭 개선

실시간
뉴스

반도체

SK하이닉스, ‘CTF 기반 96단 4D낸드’ 연내 양산…생산성·원가절감 대폭 개선

디지털데일리 발행일 2018-11-04 10:04:17

신현석

URL복사

SK하이닉스의 96단 4D 낸드플래시 핵심 개발자들이 청주 M15에서 기념 사진을 찍고 있다. (사진=SK하이닉스)

[디지털데일리 신현석기자] SK하이닉스가 CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 고유 기술의 96단 4D 낸드를 올 해 안에 양산한다.

4일 SK하이닉스는 “지난 달 말 세계 최초로 CTF와 PUC를 결합한 4D 낸드(이하 4D 낸드) 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시 개발에 성공해 연내 초도 양산에 진입한다”라고 밝혔다.

512Gbit 낸드는 칩 하나로 64GByte(기가바이트)의 고용량 저장 장치 구현이 가능한 고부가가치 제품이다. SK하이닉스의 4D 낸드는 기존 일부 업체가 플로팅 게이트(Floating Gate) 셀(Cell) 구조에 PUC를 결합한 방식과 달리, SK하이닉스를 포함한 대부분 업체가 3D 낸드에 채용 중인 CTF 셀 구조와 PUC 기술을 결합한 점이 특징이다.

SK하이닉스 측은 “특성이 우수한 CTF 기반에서는 최초로 PUC를 도입해 업계 최고 수준(Best in Class)의 성능과 생산성을 동시에 구현한 차별성을 강조하기 위해 이 제품을 ‘CTF 기반 4D 낸드플래시’로 명명했다”라고 밝혔다.

CTF 기술은 기존 2D 낸드에서 주로 채용했던 플로팅 게이트의 한계를 극복한 기술이다. 셀 간 간섭을 최소화해 성능과 생산성을 혁신적으로 개선했으며 현재 국내 업체들을 포함한 대부분의 주요 낸드플래시 업체들이 채용 중이다. PUC 기술은 데이터를 저장하는 셀 영역 하부에 셀 작동을 관장하는 주변부(Peri) 회로를 배치하는 기술이다. 이는 아파트 옥외주차장을 지하주차장으로 구조 변경해 공간효율을 극대화하는 것에 비유할 수 있다.

SK하이닉스는 96단 512Gbit 4D 낸드가 업계 최고 생산성과 성능을 동시에 갖췄다고 설명했다. 72단 512Gbit 3D 낸드보다 칩(Chip) 사이즈는 30% 이상 줄었고, 웨이퍼(Wafer)당 비트(bit) 생산은 1.5배 증가했다. 게다가 한 칩 내부에 플레인(Plane)을 4개 배치해 동시 처리 가능한 데이터(Data Bandwidth)를 업계 최고 수준인 64KByte(킬로바이트)로 2배 늘렸다.

아울러 기존 3D 낸드 대비 4D 낸드의 장점인 작은 칩 사이즈를 활용해 스마트폰용 모바일 패키지에도 탑재할 수 있다. 그 결과, SK하이닉스의 96단 512Gbit 4D 낸드 1개로 기존 256Gbit 3D 낸드 2개를 완벽하게 대체할 수 있어 원가 측면에서도 매우 유리하다. 이러한 혁신을 통해 이 제품의 쓰기와 읽기 성능은 기존 72단 제품보다 각각 30%, 25% 향상됐다.

또한, 다중 게이트 절연막 구조와 새로운 설계 기술을 도입해 I/O(정보입출구)당 데이터 전송속도를 1200Mbps까지 높이고, 동작전압은 1.2V(볼트)로 낮춰 전력 효율을 기존 72단 대비 150% 개선했다.

<신현석 기자>shs11@ddaily.co.kr