실시간
뉴스

반도체

이재용, 바이든에 '3나노 반도체' 선봬…"TSMC 보고있나"

- 세계 최초 개발 및 생산 임박

[디지털데일리 김도현 기자] 조 바이든 미국 대통령이 방한 즉시 윤석열 대통령과 삼성전자 평택캠퍼스로 이동한다. 두 사람은 이재용 삼성전자 부회장의 안내를 받아 최첨단 반도체 생산라인 등을 둘러본다. 삼성전자는 세계 최초 생산을 앞둔 3나노미터(nm) 반도체 등을 선보일 것으로 보인다.

20일 업계에 따르면 양국 대통령은 시찰 첫 식순으로 반도체 웨이퍼에 서명하는 행사를 진행한다. 이어지는 라인 투어에는 이 부회장을 비롯한 마크 리퍼트 삼성전자 북미법인 부사장, 크리스티아노 아몬 퀄컴 최고경영자(CEO) 등이 동참한다.

윤 대통령과 바이든 대통령은 평택캠퍼스 내 1공장(P1)과 3공장(P3)을 둘러보는 것으로 전해졌다. P1은 이미 가동 중으로 D램 등이 양산되고 있다. P3는 하반기 준공하는 공장이다. 축구장 25개 크기로 단일 팹 기준 세계 최대 규모다. 차세대 메모리 및 시스템반도체를 동시 생산하는 최첨단 시설도 갖춘다. 바로 옆에서는 4공장(P4) 기초 공사가 진행되고 있다.

주목할 점은 3nm 반도체 공개다. 이 부회장이 직접 두 대통령에게 소개할 것으로 알려졌다. 해당 제품은 삼성전자 반도체 수탁생산(파운드리) 사업부가 공정 개발에 심혈을 기울인 결과물이다. TSMC, 인텔 등 글로벌 반도체 공룡들보다 먼저 생산할 예정이다. 기존 최대 공정은 4nm다.

삼성전자는 또 하나의 최초 타이틀 확보가 목전이다. 3nm부터 GAA(Gate-All-Around) 기술을 도입한다. 파운드리 1위 TSMC는 2nm 공정부터 적용할 계획이다. 매번 뒤따르던 삼성전자가 나노 경쟁에서 TSMC를 앞서게 되는 것이다.
GAA는 전류 흐름을 조절하는 트랜지스터의 게이트(전류가 드나드는 문)와 채널(전류가 흐르는 길)이 닿은 면을 4개로 늘린 구조다. 기존 핀펫(FinFET) 방식보다 접촉면을 1개 더 늘려 전력 효율을 높였다. GAA 적용 3nm 칩은 FinFET 기반 5nm 칩 대비 ▲성능 30% 향상 ▲전력소모 50% 절감 ▲면적 35% 축소 등 효과가 기대된다.

최근 주요국의 반도체 생태계 강화, 초미세공정 경쟁 심화 등의 분위기에서 이번 행사는 의미가 있다. 반도체 시장을 뒤흔드는 미국 정상과 파운드리 주요 고객사 중 하나인 퀄컴 CEO 앞에서 3nm 반도체를 처음으로 공개하는 자리이기 때문이다. 파운드리 경쟁력 약화 우려를 씻어낼 계기가 될 수도 있다.

한편 삼성전자는 상반기 내 미국 텍사스주 테일러시에 20조원 내외를 투입해 파운드리 공장을 짓기로 했다. 이날 한미(韓美) 반도체 상호 보완 전략이 공개될 것으로 예상되는 만큼 신공장 일정도 윤곽이 드러날 전망이다.

디지털데일리 네이버 메인추가
x