한계극복 나선 CPU, ‘모순’ 돌파 첫걸음

실시간
뉴스

반도체

한계극복 나선 CPU, ‘모순’ 돌파 첫걸음

디지털데일리 발행일 2018-03-27 11:57:39

이수환

URL복사

[전자부품 전문 미디어 인사이트세미콘]

[디지털데일리 이수환기자] 세상에 존재하는 컴퓨터는 기본적으로 계산기다. 그것이 슈퍼컴퓨터이든 개인용 컴퓨터(PC)이든 상관없다. ‘입력→처리→출력’이라는 일련의 과정에서 예나 지금이나 핵심적인 역할을 하는 부품은 중앙처리장치(CPU)이며 4차 산업혁명 시대에서도 마찬가지다.

인텔이 주도하고 있는 CPU 시장은 최근 몇 년 동안 미세공정 전환에 어려움을 겪었다. 이유는 복합적이다. 노광 공정의 어려움, 재료의 한계, 설계의 복잡성 등이 영향을 끼치고 있다. 그렇다고 해서 스마트폰, 태블릿 등 스마트 기기에 쓰이는 애플리케이션 프로세서(AP)와 직접적인 비교는 어렵다.

미세공정 자체로만 보면 AP는 이미 10나노에 진입했으나 아키텍처는 물론이고 배선층, 트랜지스터 밀도 등에서 큰 차이를 보이기 때문이다. 예컨대 인텔 14나노와 TSMC AP 10나노는 동일 선상에서 비교 자체가 무의미하다. 이런 식으로 따지면 부동소수점 연산에 특화된 그래픽처리장치(GPU)의 경우 14/16나노에 머물러 있다. 단순히 미세공정 하나만 가지고 반도체 성능이나 세대를 논할 수는 없다는 뜻.

물론 그동안 업계가 미세공정, 코어 숫자, 클록을 가지고 제품 카테고리를 나누고 가격을 책정해왔으며 적극적인 마케팅을 펼쳐왔다는 점은 부인할 수 없다. 이런 점에서 인텔 ‘8세대 코어 프로세서’는 앞으로 CPU가 어떻게 진화할 것인지 엿볼 수 있는 단계에 있다.

과거에도 그랬지만 인텔은 혁신의 벽에 부딪힐 때마다 갖가지 방법을 동원해 돌파해왔다. 현재 판매되고 있는 CPU는 ‘코어 마이크로아키텍처’ 이전에는 ‘넷버스트 마이크로아키텍처’가 있었으며, 이 과정에서 미세공정은 ‘65→45→32→22→14’로 개선됐다. 이 과정이 흔히 말하는 ‘틱(tick)’, ‘톡(tock)’ 전략이다. 미세공정 전환 이후에 아키텍처를 손보는 형태다. 그러다 돌파구가 보이지 않으면? 인텔은 아낌없이 가지고 있는 자원을 풀었다. 크게 바로 ‘코어’와 ‘메모리’, ‘클록’이다.

◆마지막 14나노 CPU, 넣을 수 있는 모든 ‘기술’ 접목=인텔 8세대 코어 프로세서는 코어 마이크로아키텍처 사상 가장 많은 다(多) 코어 CPU다. 그만큼 레벨2(L2), 레벨3(L3) 캐시메모리가 커졌다. 덕분에 모바일은 4코어(8스레드)에 8MB 캐시메모리, 데스크톱PC는 6코어(12스레드), 12MB 캐시메모리를 제공한다. 같은 미세공정/아키텍처에서 더 많은 코어와 캐시메모리는 확실한 성능 향상을 보증하는 요소다.

코어는 CPU의 두뇌를 말한다. 말 그대로 코어가 듀얼코어는 2개, 쿼드코어는 4개다. 이론적으로 코어 수가 많으면 이에 맞춰서 성능이 높아진다. 스레드는 간단하게 풀면 CPU가 처리하는 명령의 흐름이라고 보면 된다. 캐시메모리는 CPU 내부의 데이터 저장고다. 물론 운영체제(OS), 소프트웨어(SW)가 제대로 후방지원을 해야 가능한 부분이지만 코어·스레드·캐시메모리가 많을수록 유리한 것은 사실이다.

인텔이 8세대 코어 프로세서를 내놓으면서 그레고리 브라이언트 부사장이 “사진 편집이나 슬라이드 쇼를 제작할 때 8세대 코어 프로세서는 기존보다 최대 48%, 영상 편집 작업은 최대 14.7배 더 빠르다”라고 말한 것은 이런 이유에서다.

업계에서는 인텔이 내년에는 본격적으로 미세공정과 아키텍처를 손본 새로운 CPU를 공급할 것으로 보고 있다. 업계 전문가는 “인텔이 10나노를 ‘못’ 하는 게 아니라 ‘안’ 한다고 봐야 할 것”이라며 “과거 사례에서도 미세공정이 개선됐다고 해서 무조건 반도체 성능이 높아지는 것이 아니어서 충분히 성숙했다고 판단되는 시점에 이르러서야 제품을 공급하리라 본다”라고 설명했다.

한편, 인텔은 반도체의 집적도가 2년마다 두 배씩 증가(선폭 축소)한다는 ‘무어의 법칙’을 유지하기 위해 웨이퍼 제조 원가를 트랜지스터의 수로 환산한 CPT(Cost Per Transistor)를 내밀고 있다. CPT가 낮아지면 기존과 같은 규모의 칩을 보다 저렴하게 만들 수 있다. 웨이퍼의 비용 상승 이상으로 트랜지스터의 밀도를 높여 CPT를 낮추는 것이 핵심이다.

미세공정이 발전해도 가격으로 이득이 없다면 굳이 무리해서 넘어갈 이유가 없다. 인텔이 14나노에 머물러 있는 게 아니라 가장 적당한 시기, 그러니까 웨이퍼와 마스크 등에 투입되는 비용을 고려해왔다고 봐야 한다.

<이수환 기자>shulee@ddaily.co.kr