D램 미세화 한계 극복…킬로패스, 無커패시터 구조 제안

실시간
뉴스

반도체

D램 미세화 한계 극복…킬로패스, 無커패시터 구조 제안

디지털데일리 발행일 2016-10-11 17:00:11

이수환

URL복사

[전자부품 전문 미디어 인사이트세미콘]

“VLT 기술을 활용하면 21나노 D램을 사용하고 있는 업체의 미세공정을 12나노로 낮출 수 있다. D램뿐 아니라 차세대 메모리로 주목받고 있는 P램 등에서도 적용이 가능하다”

미국 임베디드(내장형 제어) 비휘발성 메모리(NVM) 설계자산(IP) 업체인 킬로패스 찰리 쳉 최고경영자(CEO)<사진>는 11일 서울 삼성동 그랜드인터콘티넨탈호텔에서 열린 기자간담회에서 이같이 밝혔다.

킬로패스가 보유하고 있는 ‘VLT(Vertical Layered Thyristor)’ 기술은 바이폴라 트랜지스터의 교차결합쌍(Cross-coupled Pair)과 사이리스터(Thyristor) 구조가 핵심이다. 풀어 설명하면 일반적인 D램은 커패시터가 필수적이지만, 미세공정이 발전함에 따라 셀 면적 때문에 커패시터의 용량을 확보하기가 어려운 상황이다. 커패시터 용량이 줄어들면 수율 학보가 어려워지고 그만큼 미세공정을 개선하기가 쉽지 않다. 시스템온칩(SoC)이 14나노를 넘어 10나노, 7나노까지 상용화를 바라보고 있으나 D램의 경우 여전히 1x나노에 머물러 있다.

킬로패스는 이런 문제를 해결하기 위해 커패시터 자체를 없앴다. 대신 사이리스터 구조를 보조 소자와 같이 수직으로 구현했다. 커패시터가 사라진 만큼 미세공정에 유리하고 7나노까지 곧바로 적용할 수 있다는 주장이다. 동일한 공정 기술로 제조할 경우 비용을 45% 낮출 수 있는 DDR 호환 기술을 확보할 수 있다는 것. 전력소비량에 있어서도 그만큼 줄어든다.

식각(에칭)이 불필요하다는 것도 장점이다. 쳉 CEO는 “새로운 장비를 들여놓을 필요가 없고 라이선스 비용을 상쇄할 만큼 원금회수(페이백)가 곧바로 이뤄진다”고 강조했다.

D램 시장 치킨게임이 끝난 이후 삼성전자, SK하이닉스, 마이크론은 특정 업체의 아키텍처에 종속되는 것을 꺼리고 있다. 램버스와 같은 사례가 있는데다가 굳이 시장에 부담이 되는 전략을 펼칠 필요가 없어서다. 이에 대해 쳉 CEO는 “라이선스 비용은 합리적이고 대승적인 차원에서 결정되고 시장 안정화를 위해 3개 업체에만 공급할 것”이라고 말했다.

3개 업체라고는 하지만 사실상 상위 3곳(삼성전자, SK하이닉스, 마이크론)에 모두 공급하겠다는 의미로 풀이된다. 이 경우 미세공정이 뒤쳐진 마이크론을 제외한 삼성전자와 SK하이닉스는 상대적으로 메리트가 떨어진다. 더구나 VLT 자체가 PC와 서버용에 우선 적용될 계획인데 LPDDR와 같은 모바일용 제품의 비중이 날로 높아지고 있는 추세를 감안하면 더욱 그렇다.

킬로패스는 라이선스 비용이 큰 부담이 되지 않고 설계가 혁신적이라고 주장하지만 막상 D램을 생산하는 업체 입장에서 굳이 앞으로 치고 나갈 필요가 없다고 판단하면 이야기가 달라진다. D램보다는 낸드플래시, 그리고 D램 이후의 스핀주입자화반전메모리(STT-M램), 저항변화메모리(Re램), 상변화메모리(P램) 등 차세대 메모리의 상용화가 대두되고 있는 입장에서 킬로패스와 같이 IP만 공급하는 업체를 선택할지는 뚜껑을 열어봐야 한다. 더불어 D램과 낸드플래시 중간적인 성격을 가지는 ‘3D 크로스(X) 포인트’ 등 하이브리드 메모리의 등장도 눈여겨 봐야 한다.

한편 킬로패스의 작년 매출은 5000만달러(약 559억원)이었다. VLT 기술은 당장은 20~31나노 공정을 사용하는 업체에게 적당하며 10나노에 대한 전체 평가는 2017년으로 예정되어 있다.

<이수환 기자>shulee@insightsemicon.com