아테리스, 자동 인터커넥트 타이밍 클로저 기술 발표

실시간
뉴스

반도체

아테리스, 자동 인터커넥트 타이밍 클로저 기술 발표

디지털데일리 발행일 2017-03-09 16:12:37

이수환

URL복사

시스템온칩(SoC) 인터커넥트 설계자산(IP) 업체인 아테리스(www.arteris.com 지사장 연명흠)는 9일 차세대 인터커넥트 타이밍 자동화 솔루션 ‘피아노(PIANO) 2.0 타이밍 클로저 패키지’를 선보였다고 밝혔다.

미세공정이 개선되고 핀펫(FinFET) 기술이 적용되면서 온칩(On-chip) 인터커넥트는 타이밍 클로저 이슈에서 가장 중요한 원인이 되고 있다. 대개 설계 공정의 후반부에 발견되기 때문에 개발 일정에 차질을 빚게 하거나 제품 출시를 지연시킬 수 있다.

피아노 2.0은 SoC 설계 흐름의 초반부터 작동하는 기술을 이용해 백엔드 타이밍 문제를 해결해준다. 덕분에 일정 지연의 위험을 줄일 수 있다. 개별 인터커넥트 링크와 트레이스의 길이를 계산한 다음, 반도체 기술 공정에 대한 정보와 성능 목표를 활용해 인터커넥트 파이프라인을 가까운 타이밍에 자동으로 연결한다.

이와 함께 시놉시스, 케이던스와 같이 반도체 설계 자동화(Electronic Design Automation, EDA) 도구를 제공하는 업체와 함께 타이밍 클로저 회로에 대한 평가도 지원한다.

아테리스의 찰스 자낙 최고경영자(CEO)는 “피아노 타이밍 클로저 패키지의 핵심 기술은 현재 생산 중인 몇몇 복잡한 핀펫 SoC 설계에 적용되고 있다”고 전했다.

<이수환 기자>shulee@ddaily.co.kr