공정 미세화 고비용 구조 깬다… 비상하는 FD-SOI

실시간
뉴스

반도체

공정 미세화 고비용 구조 깬다… 비상하는 FD-SOI

디지털데일리 발행일 2015-03-09 08:48:14

한주엽

URL복사

20나노, 14/16나노 핀펫(FinFET) 공정은 기존 28나노 벌크형 하이케이메탈게이트(HKMG) CMOS 공정 대비 칩(Die) 면적을 줄일 수는 있으나 늘어난 설계 및 생산 시간, 고난도에 따른 수율 저하 등으로 오히려 원가가 높아질 것이라는 예상이 나오고 있다. 이런 가운데 대안으로 주목받고 있는 기술이 바로 FD-SOI다. FD-SOI 공정으로 생산된 칩은 원가가 저렴한데다 성능, 전력소모량 면에서 기존 벌크형 CMOS 기술 대비 우수하다는 분석이 이어지고 있다.

글 한주엽 기자 powerusr@insightsemicon.com

반도체 생산 업체들은 웨이퍼 한 장에서 뽑아내는 칩 수를 늘리는 방법으로 원가를 낮추고 이익을 높여왔다. 웨이퍼에서 추출되는 칩 수를 늘리는 방법은 칩의 면적을 줄이는 것이다. 칩 면적을 줄이려면 제조 공정을 보다 미세화해야 한다. 동일 설계 구성에서 회로 선폭이 줄어들면 칩 면적 역시 축소된다. 제품 측면에서는 성능 향상, 전력소모량 감소라는 장점이 뒤따른다. 그러나 이러한 공식은 최근 바뀌고 있다. 고성능 시스템반도체를 기준으로 삼으면 28나노를 기점으로 공정이 미세화될 수록 생산 원가가 높아진다는 것이 전문가들의 일관된 견해다. 각종 분석에 따르면 20나노 공정부턴 물리적으로 선폭을 줄이는 데 상당한 어려움(수율 저하)이 따르는데다 설계, 공정, 장비, 재료 비용도 기하급수적으로 늘어나 칩 면적이 축소돼도 원가는 오히려 높아진다. 경제적 측면에서 ‘무어의 법칙’은 이제 그 의미가 퇴색돼 가고 있다는 얘기가 그래서 나온다.

완전 공핍형 실리콘-온-인슐레이터(Fully Depleted Silicon On Insulator, FD-SOI) 기술이 대안으로 떠오르는 이유도 바로 이 때문이다. FD-SOI는 유럽 반도체 업체인 ST마이크로의 독자 기술이다. ST마이크로는 FD-SOI를 사용하면 전체 생산공정 수를 줄일 수 있어 28나노는 물론 20나노 미만 공정에서도 원가를 지속 낮춰갈 수 있다고 강조하고 있다.

전체 생산공정 수 15% 줄일 수 있어

FD-SOI는 실리콘 웨이퍼 위에 매우 얇은 절연 산화막을 형성(Silicon On Insulator)한 뒤 그 위로 평면형 트랜지스터 전극을 구성하는 기술이다. 실리콘 웨이퍼 위로 올라간 절연 산화막은 트랜지스터 아래쪽 공간을 완전히 공핍(혹은 밀봉 Fully Depleted) 하기 때문에 전자가 게이트(소스→게이트→드레인)를 거쳐 이동할 때 발생하는 기생 용량(parasitic capacitance)을 낮추고 누설 전류도 크게 감소시킨다. 그간 여러 기업과 연구 컨소시엄이 공핍(SOI)과 관련한 방법론을 제시한 바 있으나 ‘완전하게’ 공핍하는 것은 ST마이크로의 기술이다.

FD-SOI 공정을 적용한 제품은 기존 일반적인 평면형 반도체 대비 동작 전압이 낮아 에너지 효율성도 높다. 게이트 뿐 아니라 실리콘 기판을 통해 트랜지스터 동작을 제어할 수 있는 점도 특징이다. 아울러 전자가 흐르는 채널 영역에 불순물(Dopant)을 첨가하지 않아도 된다. FD-SOI 공정을 도입하면 이에 맞춰진 전용 실리콘 웨이퍼를 써야 한다. 프랑스 소이텍이 FD-SOI용 실리콘 웨이퍼를 공급하고 있다. 전용 웨이퍼 가격이 상대적으로 비싸지만 채널 영역에 불순물 첨가 등의 과정이 빠지기 때문에 전체적으로는 생산 공정 수를 15% 줄일 수 있다. 전체적으로는 보다 경제적이라는 것이 ST 측의 설명이다. 기존 장비 대부분을 그대로 사용할 수 있어 공정 도입시 대규모 투자가 병행되지 않아도 된다. FD-SOI 공정으로 생산된 칩은 일반 벌크 CMOS 공정 칩 대비 성능은 30%, 전력효율성은 2배나 높다는 것도 ST가 강조하는 포인트다.

칩당 원가 월등히 낮아

시장조사업체 인터내셔널비즈니스스트래티지(IBS)의 분석 자료에 따르면 28나노 FD-SOI 공정으로 생산된 칩의 원가는 기존 28나노 벌크형 HKMG CMOS 공정 대비 7.5~15.4% 저렴했다. 칩 면적이 넓을 수록, 고성능으로 갈 수록 원가 절감 효과가 더 큰 것으로 나타났다. 이 같은 결과는 20나노, 14나노에서도 동일하게 나타났다.

이 같은 장점을 인지한 글로벌 반도체 파운드리 기업들은 하나둘씩 FD-SOI 진영에 합류하고 있다. 이미 글로벌파운드리(GF)는 2012년 6월 ST와 FD-SOI 라이선스 계약을 맺고 양산체제에 돌입하겠다는 계획을 밝힌 바 있다. 삼성전자 시스템LSI 사업부도 지난해 동일한 라이선스 계약을 맺었다. 삼성전자는 올 상반기 중 28나노 FD-SOI 공정으로 반도체 양산을 시작할 계획이다. 삼성전자는 ST와 FD-SOI 공정 라이선스 계약 직후 연구개발(R&D)에 매진, 해당 공정의 수율을 현재 일반적인 28나노 공정과 동등 수준까지 끌어올렸다. 초고성능 프리미엄 시스템반도체는 14나노 3D 핀펫(FinFET)으로, 중고급형 칩의 경우 FD-SOI 공정으로 파운드리 서비스를 하겠다는 것이 삼성전자의 전략이다.

FD-SOI의 진화 방향은 두 가지다. 우선 고성능 칩 양산을 위해 14나노 및 10나노로 회로 선폭을 축소해나간다는 방침이다. ST는 지난해 12월 미국 샌프란시스코에서 열린 국제전자소자회의(International Electron Device Meeting, IEDM) 2014에서 이 같은 계획과 연구 방향을 밝힌 바 있다. 다른 방향은 저전력, 고성능을 무기로 다양한 공정 개발을 통해 사물인터넷(IoT) 칩 시장을 장악하겠다는 것이다. 특히 무선주파수(RF)칩 시장이 유망한 것으로 ST와 시장 전문가들은 관측하고 있다. ST마이크로 측은 이미 FD-SOI 공정을 사용한 반도체 개발 프로젝트가 18건에 이르며 이 가운데 일부는 연내 시장에 나올 계획이라고 강조했다. 일본 소니도 최근 FD-SOI 공정으로 글로벌내비게이션위성시스템(GNSS) 칩을 양산, 웨어러블 기기에 탑재하겠다는 계획을 밝히며 FD-SOI 진영에 합류했다.

<한주엽 기자>powerusr@insightsemicon.com