TSV 기반 3D 적층 D램 ‘하이브리드메모리큐브’ 차세대 표준으로 뜬다

실시간
뉴스

반도체

TSV 기반 3D 적층 D램 ‘하이브리드메모리큐브’ 차세대 표준으로 뜬다

디지털데일리 발행일 2013-04-05 15:49:04

한주엽 기자

URL복사

[디지털데일리 한주엽기자] 실리콘관통전극(TSV) 기술이 적용된 차세대 D램 설계 표준 ‘하이브리드메모리큐브(HMC)’가 업계의 화두로 떠오르고 있다.

HMC는 메모리 컨트롤러와 시리얼 통신 인터페이스를 갖춘 로직 칩 위로 D램 칩을 수직으로 쌓아올린 뒤, 각 층을 TSV로 연결하는 구조다. HMC D램은 현재 DDR3 D램 대비 데이터를 주고받는 속도가 대폭 빨라지고 소비전력이 줄어드는 장점이 있다. 적층 구조여서 칩이 차지하는 면적도 줄어든다. 삼성전자와 SK하이닉스, 마이크론 등 주요 D램 업체는 물론 영국 ARM과 HP, 자일링스, 알테라 등 100개 이상의 기업과 연구기관이 HMC 컨소시엄에 참여하고 있다.

4일 관련 업계에 따르면 HMC 컨소시엄은 최근 첫 번째 HMC D램의 사양(1.0버전) 을 공개했다. 컨소시엄에 따르면 1.0 버전은 대역폭이 10~15Gbps로 기존 DDR3 대비15배 이상 빠르고 소비전력도 70%나 감소된다. 면적은 서버용 D램 모듈(DDIMM)과 비교했을 때 90%나 적다.

이러한 고성능을 실현할 수 있는 배경은 적층된 D램 칩 아래에 TSV로 연결되는 로직 칩이 D램의 작업 스케쥴을 관리하고, 중앙처리장치(CPU) 및 그래픽처리장치(GPU)와 직접 통하는 시리얼 통신 인터페이스가 포함되기 때문이다. 이는 곧 D램의 데이터 입출력(I/O) 병목 현상을 없애는 효과로 나타난다. 특히 적층 D램은 병렬 처리가 가능한 덕에 다(多) 코어 프로세서의 동시다발적 작업 요구에 효과적으로 대응할 수 있다.

HMC 설계 구조는 미국 마이크론이 처음 고안한 것으로 2011년 말 메모리 업계 1위인 삼성전자가 컨소시엄에 참여하면서 주요 관련 업체들의 참여가 확대되고 있다. 로버트 피욜 마이크론 마케팅 부사장은 “HMC는 ‘메모리 장벽’을 해체시킨 기술로 컴퓨팅 시스템의 성능 개선에 크게 기여할 것”이라고 말했다.

업계에서는 HMC가 기존 DDR3, DDR4를 대체할 수 있는 차세대 D램 표준이 될 것이라고 내다보고 있다. 다만 이 기술의 상용화 시기는 불투명하다. 관련 생태계가 완벽하게 형성되지 않았기 때문이다. 생산 측면에서 TSV 공정의 비용 효율화가 이뤄지지 않았다는 점도 상용화의 걸림돌이다. 김형준 삼성전자 반도체연구소 기획지원팀 부장은 “웨이퍼를 한번 더 가공해야 하는 만큼 원가가 높아질 수 밖에 없다”라며 “높아진 원가 만큼 가격을 더 받을 수 있느냐, 이런 건 당장 판단하기 쉽지 않다”라고 말했다.

업계 관계자는 “HMC 컨소시엄의 첫 번째 사양 발표는 ‘상용화’보다는 기술적 진전을 이뤘다는 데 의미를 둬야 한다”라고 말했다.

<한주엽 기자>powerusr@ddaily.co.kr