“최소투자, 최대성장”… 삼성전자, 올해 D램 사업 승부수

실시간
뉴스

반도체

“최소투자, 최대성장”… 삼성전자, 올해 D램 사업 승부수

디지털데일리 발행일 2013-02-13 09:34:17

한주엽 기자

URL복사

- ‘듀얼 마더팹’ 전략 구사…25나노 생산 확대, 32나노 첫 생산

[디지털데일리 한주엽기자] 삼성전자가 올해 D램 시설투자는 최소화하는 반면 공정 전환으로 최대 비트성장률(비트 단위로 환산한 D램 생산량 증가율)을 달성하겠다는 도전적 목표을 내걸었다.

자원은 적게 쓰고 생산 효율은 큰 폭으로 끌어올리겠다는 뜻이다.

회사는 이를 위해 두 개의 D램 ‘마더팹(Mother Fab)’을 운용키로 했다. 마더팹은 최신 생산 공정 기술이 우선 적용되는 공장을 의미한다. 마더팹에서 공정 전환이 성공적으로 이뤄지면 추후 다른 공장으로 최신 공정을 확산하는 것이 반도체 업계에서 통용되는 공장 운용 프로스세다.

삼성전자는 그간 화성 소재 300mm 공장인 13라인 만을 D램 마더팹으로 활용해왔다. 앞으로는 15라인도 마더팹으로 쓰겠다는 것이 삼성전자의 전략이다. 13라인에 집중돼 있던 메모리 연구개발(R&D) 인력도 일부 15라인으로 이동된다.

13일 관련 업계에 따르면 삼성전자는 올해 13라인의 25나노 D램 생산 비중을 확대하는 한편, 15라인에선 현재 생산되는 36나노보다 반 세대 앞선 32나노 D램 공정을 도입할 예정이다.

시설투자가 병행되는 13라인의 25나노 D램 비중 확대는 업계의 예상대로 가는 것이다. 눈에 띄는 것은 15라인의 32나노 공정 도입. D램 셀은 건드리지 않고 주변회로의 선폭을 줄여 칩 크기를 줄이겠다는(36→32나노) 것이다. 성공하면 장비 추가나 변경 등 시설투자를 하지 않고도 웨이퍼 한 장에서 뽑아내는 칩 수를 늘릴 수 있다.

다만 D램 주변회로 선폭을 줄이면 세트 제품과의 ‘궁합(특성)’을 맞추기 어렵다는 점이 해결해야 할 도전과제인 것으로 알려졌다.

삼성전자가 25나노 비중을 확대하고 32나노 공정 전환을 성공적으로 이룰 경우 올해 D램 비트성장률은 업계의 평균치를 크게 상회하는 40~50%대에 육박할 것으로 관측되고 있다. 회사 내부에선 시황 회복과 이 같은 원가경쟁력 확보를 통해 지난해 16%에 머물렀던 영업이익률이 20%대 중반으로 뛰어오를 것으로 기대한다.

삼성전자가 이처럼 13라인과 15라인 두 곳을 마더팹으로 활용하는 이유는 회로 미세화의 어려움으로 공정 전환의 ‘병목현상’이 심해지고 있기 때문이다. 실제 60나노대까지는 1년에 한 번씩 한 세대 진화한 미세공정으로 전환이 이뤄졌지만 55, 44, 36나노는 1년 6개월로 전환 시간이 지연됐다. 20나노대로 접어든 최근 들어서는 한 세대 앞선 공정으로 전환하는 데 2년에 가까운 시간이 걸릴 것이라는 분석도 나온다.

삼성전자는 앞으로도 두 개의 마더팹을 운용해 유연한 공정 전환을 이룬다는 계획이다.

한 관계자는 “현재 이머전 노광 장비로는 20나노대 및 그 이하 공정으로의 전환이 매우 어렵다”라며 “삼성전자가 올해 반도체 시장 상황, 공정 전환을 위한 주변 여건(장비 기술)을 모두 고려한 베스트 전략을 꺼내들었다”고 평가했다.

<한주엽 기자>powerusr@ddaily.co.kr