TSMC, 2023년 하반기 3나노 2025년 2나노 공정 상용화

실시간
뉴스

반도체

TSMC, 2023년 하반기 3나노 2025년 2나노 공정 상용화

디지털데일리 발행일 2022-06-17 15:53:59

정혜원

URL복사

- 3나노, 핀펫 개선 핀플렉스 아키텍처 적용
- 2나노, GAA 아키텍처 전환…2024년 차세대 EUV 도입
- 성숙공정 캐파 2025년까지 현재 대비 50% 확대

[디지털데일리 윤상호 정혜원 기자] TSMC가 2022년 하반기 3나노미터(nm) 공정 도입 2025년 2nm 공정 도입을 확언했다. 새로운 설계기술 ‘핀플렉스(FinFlex)’를 공개했다. 성숙공정 생산능력(캐파) 확대도 추진한다.

16일(현지시각) TSMC는 미국 산타클라라에서 ‘2022 북미 기술 심포지움’을 개최했다.

TSMC는 세계 반도체 수탁생산(파운드리) 점유율 1위 업체다. 삼성전자와 더불어 7nm 이하 공정으로 반도체를 생산할 수 있는 업체다. 양사는 4nm 공정까지 상용화한 상태다.

TSMC는 이날 올 하반기 첫 3nm공정(N3) 생산 개시를 발표했다. 핀플렉스 아키텍처를 제공한다. 이 아키텍처는 핀펫(FinFET) 아키텍처를 복합 구성할 수 있는 것이 골자다.

핀펫은 반도체를 입체(3D)로 설계해 지느러미(Fin, 핀)처럼 생긴 돌출부를 활용 전류가 드나드는 문(게이트)와 전류가 흐르는 길(채널)을 3개로 만든 기술이다. 그동안 1개 칩 또는 시스템온칩(SoC)에서는 1개 핀펫만 가능했다. 핀플렉스는 핀펫 기술을 보다 유연하게 적용해 전력 소모량과 다이 크기를 조정할 수 있는 기술인 셈이다.

TSMC 비즈니스 개발 수석 부사장 케빈 장은 “TSMC는 고객이 공통 반도체 설계자산(IP)의 많은 부분을 공유하거나 재사용할 수 있도록 하는 것이 고유한 전략”이라고 말했다.

2nm 공정 제품 양산은 2025년부터다. 3nm 제품군 대비 같은 전력에서는 10~15% 속도 향상 같은 속도에서는 25~30% 전력 소비량 절감을 기대했다. GAA 아키텍처를 활용한다. GAA는 핀펫보다 전류 접촉면을 1개 더한 총 4개로 늘어난다. 아키텍처 수준에서 전력 효율이 개선된다.

차세대 극자외선(EUV) 노광 장비는 2024년 구축한다. EUV 노광 장비는 네덜란드 ASML이 독점 생산한다. 2021년 첫 상용화했다. ASML은 차세대 장비 하이NA EUV를 2024년 공급하는 것이 목표다.

TSMC 위제 미 연구개발(R&D) 담당 부사장은 “2024년 하이NA EUV를 들여와 관련 인프라와 패턴 솔루션을 개발할 것"이라고 전했다.

TSMC는 성숙공정 캐파 확장도 선언했다. 최첨단 시스템반도체 외에 ▲이미지센서 ▲차량용 반도체 ▲전력용반도체(PMIC) ▲라이다 및 통신칩 등의 영향력도 키우겠다는 뜻이다.

TSMC는 2025년까지 현재 캐파 대비 50% 키우겠다고 했다. TSMC를 이를 위해 대만과 증국 생산시설(팹) 증설과 일본 팹 신설을 진행 중이다.

한편 삼성전자는 2분기 중 3nm 공정 상용화가 목표다. GAA 아키텍처를 적용한다. 성사하면 TSMC를 초미세공정에서 처음 앞서게 된다. 아울러 이재용 삼성전자 부회장은 지난 14일(현지시각) ASML 본사를 찾아 ASML 경영진과 협력 강화를 논의했다. EUV 장비 논의가 주로 이뤄졌을 것으로 여겨진다. TSMC와 EUV 장비 경쟁에서도 지지 않겠다는 의미로 풀이된다. 삼성전자는 파운드리 외에 D램 공정에서도 EUV를 사용하고 있다.