“EUV에 3D 적층 기술 얹었다”…삼성, 시스템반도체 경쟁력 강화

실시간
뉴스

반도체

“EUV에 3D 적층 기술 얹었다”…삼성, 시스템반도체 경쟁력 강화

디지털데일리 발행일 2020-08-13 16:20:32

김도현

URL복사

- ‘X-Cube’ ‘TSV’ 등 고난도 기술 적용

[디지털데일리 김도현기자] 삼성전자가 시스템반도체 경쟁력 향상에 속도를 낸다. 극자외선(EUV) 공정을 안착시킨 데 이어, 후공정 분야도 강화하고 있다.

13일 삼성전자(대표 김기남 김현석 고동진)는 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술 ‘X-Cube(eXtended-Cube)’를 적용한 테스트 칩 생산에 성공했다고 밝혔다.

X-Cube는 전공정을 마친 웨이퍼 상태의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술이다.

시스템반도체는 일반적으로 중앙처리장치(CPU)·그래픽처리장치(GPU) 등의 역할을 하는 로직 부분과 임시기억공간인 캐시메모리 역할을 하는 SRAM(Static Random Access Memory) 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다.

해당 기술은 로직과 SRAM을 단독으로 설계·생산해 위로 적층, 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있다. 이는 고객의 설계 자유도를 높인다.

실리콘관통전극(TSV) 기술도 적용된다. TSV는 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술이다. 칩 간격을 줄여, 데이터 처리속도가 높아진다.

X-Cube는 슈퍼컴퓨터·인공지능·5세대(5G) 이동통신 분야는 물론 스마트폰과 입는(Wearable, 웨어러블) 기기의 경쟁력을 향상시킬 것으로 기대된다.

반도체 설계(팹리스) 업체들은 삼성전자의 X-Cube 설계방법론(Design Methodology)과 설계툴(Design Flow) 활용, EUV 기반 5·7나노 공정 칩을 개발할 수도 있다. 삼성전자의 양산 인프라를 활용, 개발 오류를 빠르게 확인해 개발 기간을 단축할 수 있다.

삼성전자 파운드리사업부 마켓전략팀 강문수 전무는 “EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다”며 “삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다”고 강조했다.

<김도현 기자>dobest@ddaily.co.kr