[딜라이트닷넷] 7나노 이하 반도체, ‘핀펫’의 시대 언제까지?

실시간
뉴스

딜라이트닷넷

[딜라이트닷넷] 7나노 이하 반도체, ‘핀펫’의 시대 언제까지?

디지털데일리 발행일 2018-06-19 09:44:12

이수환

URL복사

[IT 전문 블로그 미디어=딜라이트닷넷] 최근 삼성전자가 ‘핀펫(Finfet)’ 기술 때문에 홍역을 치르고 있다. 한국과학기술원(KAIST) 자회사인 카이스트IP에 특허료를 내지 않았다며 미국 텍사스주 동부지방법원 배심원단으로부터 배상금을 지급하라는 평결을 받은 것.

이 사건과는 별개로 핀펫 기술 자체가 비메모리 반도체, 특히 애플리케이션프로세서(AP)는 물론 중앙처리장치(CPU)에 빼놓을 수 없다는 점에서 주목할 필요가 있다.

수많은 트랜지스터를 집적한 반도체는 ‘소스(Source)→드레인(Drain)’으로 전류가 흐르게 되는데, 이때 게이트와 채널이 맞닿는 부분이 커질수록 성능이 좋아진다. 핀펫은 지느러미(fin) 모양의 채널 위에 산화막과 게이트를 입체적으로 적층해 집적도를 개선시키는 것이 핵심이다.

이전에는 전류가 이동할 때 게이트의 한쪽 면(바닥)에만 접점이 이뤄졌다면, 핀펫의 경우 아래쪽은 물론이고 좌·우까지 닿을 수 있도록 했다. 1면에서 3면이 됐다고 보면 된다.

20나노를 전후로 본격적으로 활용된 핀펫은 유전체(誘電體, dielectric material) 가운데서도 고유전체(하이-K)와 함께 반도체의 성능을 높여준 일등공신이라고 해도 과언이 아니다. 하이-K는 말 그대로 유전율(誘電率)이 높은 물질로 ‘K’ 수치가 높을수록 누설전류(터널링 현상)를 막아주고 게이트의 절연 특성이 좋아서 미세회로를 손쉽게 만들 수 있다.

하지만 이런 핀펫의 시대에도 한계가 다가오고 있다. 이론적으로 핀펫은 3나노까지 활용이 가능하다. 실제로 지난 2015년 국제고체회로학회(International Solid-State Circuits Conference, ISSCC)에서 김기남 삼성전자 사장은 3.8나노 게이트 폭에서 핀펫 트랜지스터가 작동하는 모습을 증명한 바 있다.

하지만 어디까지나 연구개발(R&D) 수준에서의 성과다. 극자외선(Extreme Ultra Violet, EUV) 노광 기술을 활용해 쿼드러플패터닝(QPT)으로 만든 결과물이다. 2번, 혹은 4번 빛을 쏴서 회로를 그리는 현재의 이머전(Immersion, 액침) 불화아르곤(ArF)을 대체하기 위한 만들어진 것이 EUV라는 점을 고려하면 극한까지 밀어붙인 셈이다. 상용화 수준은 멀었다는 이야기.

이런 이유로 업계에서는 7나노 이하부터는 핀펫이 아닌 터널펫(Tunnel FET) 혹은 GAA(gate all around) 등 트랜지스터 구조가 바뀔 것으로 보고 있다.

GAA펫은 핀펫이 3면을 쓰는 각형 구조에서 모든 면이 게이트가 될 수 있도록 원형 구조로의 변화가 핵심이다. 이를 위해서는 나노와이어와 같은 새로운 재료의 접목이 필요할 것으로 예상된다. Ⅲ-V족 화합물 인듐갈륨비소(InGaAs), 칼코게나이드계 화합물 게르마늄 안티몬 텔룰라이드(Ge2Sb2Te5, GST)를 활용한 GAA펫도 개발이 이뤄진 상태다.

물론 당장 모든 것이 바뀔 수 없다. 당장은 노광 기술부터 EUV로 전환하고 빨라야 2020년에서나 핀펫 다음 세대 접목을 고려할 수 있을 전망이다. 계속해서 한계극복이 이뤄지는 반도체 분야의 새로운 시대 자체는 여전히 지켜보는 재미가 있다.

[이수환기자 블로그=기술로 보는 IT]