[딜라이트닷넷 7주년 기획] 4차 산업혁명, 메모리 반도체의 미래

실시간
뉴스

딜라이트닷넷

[딜라이트닷넷 7주년 기획] 4차 산업혁명, 메모리 반도체의 미래

디지털데일리 발행일 2016-10-02 12:17:37

이수환

URL복사

전자산업의 ‘쌀’이라 불리는 반도체는 3차 산업혁명을 이끈 가장 큰 원동력 가운데 하나다. 정보통신기술(ICT)의 기본이 되면서 4차 산업혁명에서도 적지 않은 역할을 할 것으로 기대되지만 이전과 달리 새로운 패러다임의 필요성이 꾸준히 제기되기도 하다. 대표적인 것이 인텔 창업자 고든 무어의 ‘무어의 법칙’이지만 미세공정의 한계로 전혀 다른 형태의 전략이 필요한 시점이 됐다.

물론 무어의 법칙이 단순히 중앙처리장치(CPU)에만 적용되는 법칙이 아니라는 점은 눈여겨 볼 필요가 있다.

특히 우리나라는 D램, 낸드플래시와 같은 메모리 반도체의 비중이 압도적으로 높다. 전 세계적으로도 메모리 반도체는 전체 반도체 시장의 30% 이상을 차지할 만큼 중요한 위치지만 4차 산업혁명 시대를 맞아 새로운 기술과 제품이 필요하다는 의견이 나오고 있다.

[IT 전문 블로그 미디어=딜라이트닷넷] 4차 산업혁명 시대를 대표하는 몇 가지 키워드가 있다. 예컨대 빅데이터, 가상현실(VR), 증강현실(AR), 인공지능(AI), 클라우드, 자율주행차 등이 대표적이라고 볼 수 있다. 먼 미래의 일로만 여겨졌던 이들 기술이 대중화를 앞두고 있다는 점은 시사하는 바가 않다.

3차 산업혁명, 그러니까 정보통신기술(ICT)의 발전이 정점을 향해 달리고 있다는 의미이기 때문이다. 바꿔 말하면 정보의 양이 본격적으로 폭발하는 시대라는 뜻으로 이에 발맞춰 메모리 반도체도 함께 성장할 가능성이 점쳐진다.

차세대 성장 동력으로 크게 각광받고 있는 VR만 해도 그렇다. 국제정보디스플레이학회(society for information display, SID)에 게재된 NHK과학기술연구소의 논문에 따르면 픽셀밀도가 증가할수록 현실처럼 느껴지는 감각이 늘어나는 것으로 나타났다.

쉽게 말해 해상도의 증가가 현실감을 높여주는데 있어 긍정적으로 작용할 수 있다는 얘기이지만 그만큼 데이터의 양도 커져야 한다. 4K 해상도가 3840×2160이면 8K 해상도는 7680×4320에 달한다. 8K 영상을 실시간으로 전송하려면 최소한 초당 90MB 이상의 속도가 필요하다. 5세대(5G) 이동통신이 상용화되더라도 쉽지 않은 구석이 있어서 어딘가에 데이터를 저장해야 한다.

4차 산업혁명 시대의 메모리 요구사항으로는 ‘대역폭’, ‘용량’, ‘지속성’이 필수적이다. D램과 같이 주메모리로 쓰이는 반도체는 중앙처리장치(CPU)와 비교했을 때 여전히 속도가 느리다. AI, 빅데이터, 클라우드 시대에 더 빠르고 전력소비량이 낮은 메모리가 필요하다는 점에서 기술전환이 필요하지만 비트성장이 한계에 다다른 상황이라 어떻게든 혁신이 이뤄져야 한다. 이런 점에서 ‘인메모리 컴퓨팅(In Memory Computing)’을 자세히 들여다볼 필요가 있다.

메모리 반도체의 속도를 높이기 위해서는 S램만큼의 성능, D램의 경제성, 낸드플래시의 비휘발성 조건을 적절하게 갖추고 있어야 한다. 문제는 각각의 요소가 서로 이율배반적이라는 데 있다. 반도체와 같은 나노 단위의 미시세계를 다루기 위해서는 그만큼 크기가 작은 도구가 필요하지만 이미 빛조차 이 수준에 미치지 못하고 있다. 10나노 이하에서 미세공정 개선이 어려운 이유도 여기서 찾을 수 있다.

이에 따라 메모리 반도체 업계는 ‘적층’이라는 새로운 방법을 적극적으로 도입하는 추세다. 예컨대 고대역폭 메모리(High Bandwidth Memory, HBM)를 꼽을 수 있다. HBM은 실리콘관통전극(Through Silicon Via, TSV) 기술을 적용해 D램 다이를 적층, 메모리 대역폭을 끌어올린 것이다.

TSV 기술로 D램 칩을 적층하는 이유는 집적도 확대를 통한 원가 절감, 병렬 데이터 처리 방식을 통한 성능 개선을 위해서다. 공정 미세화가 이뤄질 수록 D램의 셀 면적은 좁아진다. 커패시터가 들어설 자리가 적어진다는 의미다. 커패시터 용량이 줄어들면 데이터 보관 시간이 짧아지고 전력 누출량은 증가해 불량률이 높아진다.

현존하는 가장 빠른 D램으로 TSV 인터포저로 인한 가격 문제만 해결된다면 주메모리로 활용하기에 부족함이 없다. D램 적층을 위한 베이스다이를 없애고 인터페이스 대역폭을 1024비트에서 512비트로 줄인 보급형 HBM도 서둘러 준비되고 있다.

낸드플래시도 마찬가지로 적층 기술이 한창이다. 이 분야에서 가장 앞서 있다고 평가받는 삼성전자는 이론적으로 100단 이상도 충분히 가능하다고 평가하는 분위기다. 3세대(48단)에서 4세대(64단)로 넘어가기까지 적어도 3년 정도의 시간이 필요하다고 봤을 때 100단은 적어도 2020년이 넘어서야 사용화가 가능할 전망이다.

이 시기가 넘어서게 되면 전혀 새로운 접근방식이 필요하다. 바로 스핀주입자화반전메모리(STT-M램), 저항변화메모리(Re램), 상변화메모리(P램) 등 차세대 메모리의 등장이 필요한 시점이다. 업계에서는 D램과 낸드플래시의 기술적 한계가 도래하는 시기에 발맞춰 차세대 메모리가 본격적으로 대두될 것으로 보고 있다. 이전까지는 비휘발성메모리모듈(Non Volatile Dual In-line Memory Module, NVDIMM)과 같이 D램과 낸드플래시, 혹은 P램 등을 엮은 하이브리드 제품이 대안으로 각광받을 것이다.

이는 자동차 시장과 비슷한 양상이라고 해도 과언이 아니다. 내연기관이 등장한 이후 100년이 넘는 시간동안 전기차(EV)는 명함도 내밀기 어려웠다. 1990년대 이후 내연기관과 전기모터, 배터리를 결합한 하이브리드차(HEV)가 등장했고 지금은 따로 배터리 충전을 할 수 있는 플러그인하드브리드차(PHEV)도 주목받고 있다.

최종적으로는 EV가 목표이지만 중간 단계에 있는 제품이 충분히 상품성을 인정받았다는 점에서 메모리 반도체도 비슷한 양상으로 흘러갈 가능성이 높다.

[이수환기자 블로그=기술로 보는 IT]