삼성전자, 14나노 평면형 낸드플래시 개발 착수

실시간
뉴스

반도체

삼성전자, 14나노 평면형 낸드플래시 개발 착수

디지털데일리 발행일 2015-01-20 11:08:07

한주엽

URL복사

[디지털데일리 한주엽기자] 삼성전자가 회로 선폭이 14나노미터인 평면형 낸드플래시 개발에 착수했다. 전문가들은 14나노가 평면형 낸드플래시의 마지막 세대가 될 것으로 관측하고 있다. 더 이상 선폭을 줄이기가 힘들 것이라는 의미다.

20일 관련 업계에 따르면 삼성전자는 최근 경기도 화성 사업장에서 14나노 평면형 낸드플래시 개발 작업을 시작한 것으로 전해지고 있다. 현재 평면형 낸드플래시는 16나노까지 개발이 완료돼 있는 상태다. 그간 업계에선 15~16나노가 평면형 낸드플래시의 마지막 세대인 것으로 추정했다. 이후에는 적층 방식의 3D 낸드플래시로 급격한 전환이 이뤄질 것으로 예상했던 것이다. 그러나 삼성전자가 14나노 제품 개발에 착수함에 따라 평면형 제품의 ‘생명연장’이 이뤄지게 됐다는 게 전문가들의 설명이다. 엔터프라이즈용 3D 낸드플래시의 공급 성사(품질 테스트 통과)가 다소 지체되고 있는 것도 14나노 평면형 제품의 개발 착수 배경이다. 실제 3D 낸드플래시만 양산하는 삼성전자 중국 시안 공장의 월 웨이퍼 투입량은 현재 5만장에 수준으로 당초 예상대비 물량 확대가 크지 않았다.

낸드플래시는 플로팅게이트(FloatingGate)에 전자(electron)를 저장하거나 빼내는 방법으로 0과 1을 구분하고, 이를 통해 데이터를 쓰고 지우고 읽는다. 회로 선폭이 보다 미세화되면 플로팅게이트의 면적 또한 줄어들게 되므로 저장할 수 있는 전자의 개수가 감소한다. 10나노대 중반 공정으로 생산되는 낸드플래시의 경우 플로팅게이트에 저장할 수 있는 전자의 개수는 10개 미만인 것으로 전해진다. 3비트(bit)를 저장할 수 있는 트리플레벨셀(Triple Level Cell, TLC)을 구현하기 위해선 플로팅게이트에 갇힌 전자의 개수(정도)를 8단계(000, 001, 010, 011, 100, 101, 110, 111)로 구분해야 한다. 이론상 플로팅게이트에 최소 8개 이상의 전자를 저장할 수 있어야 TLC 구현이 가능하다는 얘기다. 그러나 이처럼 저장 가능한 전자 개수에 여유가 없는 상태라면 오류가 잦아질 수 밖에 없어 TLC 개발 작업은 쉽지 않을 전망이다.

이 때문에 낸드플래시 2위 업체인 일본 도시바도 평면형 낸드플래시의 미세화는 15나노까지만 진행하겠다고 못을 박아둔 상태다. 업계 관계자는 “플로팅게이트의 한계 외에도 현재 이머전 노광 장비로 10나노대를 구현하려면 비용이 많이 들어갈 수 밖에 없는 구조”라며 “따라서 14나노가 평면형 낸드플래시의 마지막 세대가 될 것”이라고 말했다. 이 관계자는 “14나노 이후로는 3D 낸드플래시의 적층 수를 늘려 집적도를 높이고 단가를 낮추는 방향으로 개발이 이뤄지게 될 것”이라고 말했다.

<한주엽 기자>powerusr@ddaily.co.kr