차세대 3D D램 ‘HMC’ 상용화 준비 ‘착착’… 내년 하반기 양산될 듯

실시간
뉴스

반도체

차세대 3D D램 ‘HMC’ 상용화 준비 ‘착착’… 내년 하반기 양산될 듯

디지털데일리 발행일 2013-09-30 10:15:17

한주엽 기자

URL복사

[디지털데일리 한주엽기자] 실리콘관통전극(TSV) 기술이 적용된 차세대 D램 ‘하이브리드메모리큐브(HMC)’의 상용화 준비가 순조롭게 이뤄지고 있다.

HMC는 컨트롤러와 시리얼 통신 인터페이스를 갖춘 로직 위로 D램 칩을 수직으로 쌓아올린 뒤, 각 층을 TSV로 연결하는 구조다. HMC D램은 현재 DDR3 D램 보다 데이터 전송 속도가 빠르고 소비전력이 낮다. 적층 구조여서 칩이 차지하는 면적도 적다. 마이크론과 삼성전자, SK하이닉스 등 주요 D램 업체와 영국 ARM, HP, 자일링스, 알테라 등 100개 이상의 기업과 연구기관이 HMC 개발을 위한 컨소시엄에 참여하고 있다.

미국 마이크론은 2기가바이트(GB) 용량을 갖춘 HMC D램의 엔지니어링샘플(ES, Engineering Sample)을 출하했다고 30일 발표했다. 이 제품은 로직칩 위로 4기가비트(Gb) D램칩 4매를 적층한 구조를 갖고 있다. DDR3 모듈과 비교하면 대역폭은 초당 160GB, 소모 전력은 70% 절감된다고 회사 측은 밝혔다.

마이크론은 내년 초 4Gb D램 8매를 적층한 4GB ES를 선보인 뒤 하반기에는 2GB 및 4GB HMC D램을 양산한다는 계획이다. HMC는 양산 초기 네트워크 혹은 서버 등 고사양이 요구되는 IT 인프라 장비에 우선 적용될 것으로 예상되고 있다.

HMC의 성능이 높은 이유는 로직 칩에 중앙처리장치(CPU) 및 그래픽처리장치(GPU)와 직접 통하는 시리얼 통신 인터페이스가 포함돼 있기 때문이다. 이 인터페이스는 데이터 입출력 과정에서 일어나는 병목 현상을 없앤다. 개별 적층 D램은 병렬 처리가 가능하다. 로직 칩의 작업 스케쥴러가 병렬 처리를 관장한다. 여러 코어 프로세서의 동시다발적 작업 요구에 효과적으로 대응할 수 있다는 얘기다.

그간 마이크론은 HMC의 프로토타입 샘플 만을 제공했었다. ES 샘플 제공은 이번이 처음이다. ES 단계는 샘플을 세트 고객사에 보내 기술을 검증하는 과정이다. 통상 ES 과정을 마친 뒤에는 비즈니스샘플(BS, Business Sample)이 제공되고 이후 본격 양산에 돌입한다.

브라이언 셜리 마이크론 D램 솔루션그룹 부사장은 “고밀도, 고성능, 저전력 D램에 대한 요구가 높아지고 있는 가운데 HMC는 이 같은 요구를 수용할 수 있는 새로운 표준으로 자리매김할 것”이라고 말했다.

업계 관계자는 “마이크론 외에도 삼성전자와 SK하이닉스가 컨소시엄에 참여하고 있는 만큼 내년 하반기 혹은 내후년에는 HMC가 고성능 D램의 새로운 표준으로 자리를 잡을 것으로 보인다”고 말했다.

<한주엽 기자>powerusr@ddaily.co.kr