[창간 8주년/ 반도체②] 메모리업계에 부는 설계혁신, 차세대 제품 바람

실시간
뉴스

특집

[창간 8주년/ 반도체②] 메모리업계에 부는 설계혁신, 차세대 제품 바람

디지털데일리 발행일 2013-05-26 09:48:05

한주엽 기자

URL복사

[디지털데일리 한주엽기자] D램과 낸드플래시를 생산하는 메모리 반도체 업체들은 노광 공정의 미세화 한계를 설계 혁신과 차세대 제품으로 극복하겠다는 계획을 세워뒀다. 단기적으로는 적층 방식의 새로운 설계 구조를 도입해 ‘용량당원가’를 줄인다. 중장기적으로는 그간의 시장 질서를 확 바꿀 수 있는 새로운 형태의 메모리를 선보인다.

낸드플래시는 칩을 수직으로 쌓아 집적도를 높인 3D 적층 방식이 개발되고 있다. 적층 방식은 낸드플래시 업체들이 집적도(용량) 확대를 위해 오랜 기간 연구개발(R&D)에 공을 들인 기술이다.

이 기술이 상용화되면 낸드플래시의 ‘용량당비용’을 보다 낮출 수 있는 계기가 될 수 있다고 전문가들은 설명했다. 삼성전자와 SK하이닉스, 일본 도시바 등 주요 낸드플래시 생산 업체들은 올 연말을 기점으로 3D 적층 구조의 낸드플래시 칩 시제품을 선보일 예정이다. 16나노 전후 공정(1Y나노)의 다음 세대 주력 제품으로 3D 낸드플래시를 내세우겠다는 것이다.

3D 낸드플래시의 브랜드명은 각사별로 다르지만 ‘수직 적층을 통한 집적도 확대’ 및 ‘용량당 원가 감소’ 의미를 담고 있다. 삼성전자는 3D 낸드플래시를 V(Vertical, 수직)낸드, SK하이닉스는 SMArT(Stacked Memory Array Transistor, 적층 방식 메모리), 도시바는 BiCS(Bit Cost Scalable 축소 가능한 비트당 가격)라고 이름 붙였다.

풀어야 할 기술적 과제는 물론 있다. 메모리 칩을 적층하려면 그 만큼 공정이 늘어난다. 이는 원가상승, 생산성 저하를 야기한다. 낮아지는 용량당비용보다 늘어난 공정에 따른 원가 상승분이 클 경우 양산화가 늦춰질 수 있다는 지적이 있다. 적층이 이뤄지면 메모리 셀의 특성도 변하기 때문에 컨트롤러 기술도 새롭게 개발해야 한다.

D램은 전하의 저장 유무로 1과 0을 판단하는 커패시터의 용량을 사수하는 것이 도전 과제다. 이는 EUV 노광 장비의 성능 개선 지연과는 또 다른 차원의 문제다.

공정 미세화가 이뤄질 수록 셀 면적은 좁아진다. 그간 D램 업체들은 좁아진 셀 면적 위에서 커패시터를 수직으로 길죽하게 늘어올리는 방법으로 용량을 사수해왔다. 커패시터 용량이 줄어들면 데이터 보관 시간이 짧아지고 전력 누출량은 증가해 불량율이 높아진다. 따라서 용량 사수는 무조건적으로 이뤄져야 한다.

현재 기술 그대로 10나노대로 접어들 경우 원통형 커패시터의 바닥 면적과 높이 비율(Aspect Ratio, A/R)은 100이 넘을 것이라는 예상이 나와 있다. 100이라는 A/R 비율은 상상을 초월하는 것이다. 162층, 높이가 828m인 세계 최고층 건물 두바이 부르즈 할리파의 A/R 비율은 단지 6에 그친다. 커패시터의 A/R은 고층 건물과는 비교할 수 없을 정도로 높다.

삼성전자나 SK하이닉스가 올해 현재 양산하고 있거나 양산할 것으로 계획한 D램의 회로 선폭은 25나노(2Y나노) 안팎이다. 업계와 학계에선 2Z 나노를 거친 이후 1X 나노에선 커패시터 용량을 사수하기가 힘들 것이라는 견해를 내놓고 있다. 게이트 구조를 일부 수정하거나 절연체를 신소재로 변경하는 방법 등이 높은 A/R 문제를 풀 수 있는 해결책으로 연구가 이뤄지고 있다.

미세화의 한계, 커패시터의 용량 사수 문제를 해결하기 위해 연구되고 있는 또 다른 기술은 바로 ‘하이브리드메모리큐브(HMC)’다. HMC는 실리콘관통전극(TSV)으로 D램을 적층하는 새로운 설계 표준이다. HMC의 설계 구조는 미국 마이크론이 처음 고안한 것으로 2011년 말 메모리 업계 1위인 삼성전자가 컨소시엄에 발을 들여놓은 이후 전 세계 100개 이상의 기업과 연구기관이 이러한 설계 구조를 상용화하기 위한 연구를 진행하고 있다.

그러나 HMC의 핵심인 TSV는 아직 비용 효율화가 이뤄지지 않은 기술이어서 상용화 시점을 가늠키가 쉽지 않다. 웨이퍼를 한 번더 가공해야 하는 만큼 원가가 높아질 수 밖에 없는데, 가격을 더 받을 수 있을 것인가가 양산화의 관건이다.

메모리 업체들은 2015~2016년 사이 미세공정 수준이 10나노대에 이르러 더 이상 진화가 힘들 경우를 대비해 스핀주입자화반전메모리(STT-M램), 3D 저항변화메모리(Re램), 상변화메모리(P램)의 연구개발(R&D)에 한창이다. 전문가들은 이들 차세대 메모리가 D램, 낸드플래시와 같은 전통적 메모리의 역할을 대체하고 그간의 시장질서(가격)을 확 바꿀 수도 있다는 견해를 내놓고 있다.

<한주엽 기자>powerusr@ddaily.co.kr