퀄리타스반도체, 5나노 기반 PCIe 6.0 PHY IP 개발 완료

실시간
뉴스

반도체

퀄리타스반도체, 5나노 기반 PCIe 6.0 PHY IP 개발 완료

디지털데일리 발행일 2024-06-28 12:32:31

고성현 기자

URL복사

[디지털데일리 고성현 기자] 퀄리타스반도체(대표 김두호)는 5나노미터(㎚) 공정 PCI익스프레스(PCIe) 6.0 물리계층 설계자산(PHY IP)를 개발했다고 28일 발표했다.

PCIe는 High-speed serial computer bus 표준으로 가장 고속인 범용 인터페이스로 자리잡고 있다. 2003년 PCIe 1.0 버전이 출시된 이후 각 세대마다 두배의 속도 향상을 이루어 왔다. 2023년 초 인텔이 출시한 사파이어 래피즈 CPU에는 PCIe 5.0이 적용돼 현재 메인스트림으로 자리잡았으며, 퀄리타스반도체는 PCIe 6.0 개발을 통해 선도적인 기술 로드맵을 구축하고 있다.

퀄리타스반도체의 PCIe 6.0 PHY IP는 레인당 최대 64GT/s의 전송 속도를 자랑하며, 최대 16개의 레인을 사용해 양방향 통신 시 초당 최대 256GB/s의 데이터 전송이 가능하다. 회사는 PCIe 6.0 PHY IP 테스트칩을 통해 64GT/s 속도의 데이터 송신과 수신이 이루어지는것을 검증했다. 이를 위해 퀄리타스반도체는 100G 전송 속도의 PAM4(멀티레벨 시그널링 서데스) 기술을 확보하였고, 아날로그방식과 더불어 디지털 방식의 DSP(Digital Signal Processing)기술도 개발하여 정확성을 높였다.

회사는 이러한 결과를 바탕으로 컨트롤러 IP와의 호환성 검증을 위해 2차 테스트칩을 제작할 예정이다. 아울러 5나노 외 4나노, 2나노 공정에서도 PCIe 6.0 PHY IP를 개발할 예정이다.

컴퓨트익스프레스링크(CXL)는 기존 메모리 시스템을 대체할 기술로 주목받고 있으며 PCIe PHY IP 기술이 CPU와 그래픽처리장치(GPU)등 여러장치와 메모리를 연결하는 CXL 인터페이스 기술에 활용되고 있다. 퀄리타스반도체는 PCIe PHY IP가 PCIe 표준을 준수해 CXL의 물리계층으로 활용 될 수 있어, 차세대 메모리시장에서 중요한 역할을 할 것으로 기대된다.

김두호 퀄리타스반도체 대표는 "이번 PCIe 솔루션 개발로 인공지능 기술을 엣지 환경에서 구현할 중요한 반도체 설계 IP 포트폴리오를 확보했다"며 "앞으로 퀄리타스반도체가 반도체 IP 시장에서 기록할 마일스톤에 기대해 달라"고 말했다.