‘인텔 메테오레이크’ 분산형 아키텍처…”SoC 머리 쓰기 시작했다”

실시간
뉴스

반도체

‘인텔 메테오레이크’ 분산형 아키텍처…”SoC 머리 쓰기 시작했다”

디지털데일리 발행일 2023-09-20 00:35:00

페낭(말레이시아)=김문기 기자

URL복사

[인텔 테크투어 2023] 마이칼 헌세이커 “SoC 확장은 곧 근본적 아키텍처 전환 시발점”

[디지털데일리 김문기 기자] 인텔은 지난 8월 23일(현지시간) 말레이시아 페낭에서 열린 ‘인텔 테크 투어 2023’에서 클라이언트 모바일 PC 대상 14세대 인텔 코어 프로세서(코드명 메테오레이크)의 확장 가능한 시스템온칩(SoC) 아키텍처에 대한 세부 사항을 공개했다.

메테오레이크는 통상적으로 두뇌를 담당하는 컴퓨팅 타일과 그래픽을 관장하는 GPU 타일, 입출력을 지원하는 IO 타일, 마지막으로 확장 가능한 SoC 타일 등 4개의 타일로 구성된 인텔4 공정 기반 프로세서다.

이 자리에서 마이칼 헌세이커 인텔 펠로우 겸 수석 엔지니어는 “메테오레이크의 SoC와 IO는 말레이시아에서 설계했으며 인텔4 공정 기반 가장 효율적인 프로세서를 만들어야한다는 목표 아래 노력을 경주했다”고 소개했다.

인텔은 우선 12세대 인텔 코어 프로세서(코드명 앨더 레이크)은 인텔의 하이브리드 컴퓨팅 아키텍처를 도입해 두 개의 코어 마이크로아키텍처를 단일 다이에 통합함으로써 코어 효율성을 높이고 지능적인 워크로드 최적화를 제공했다고 설명했다. 이를 바탕으로 메테오 레이크에 필요한 세대 간 개선 사항을 검토하면서 파악한 중점 분야를 공유했다.

IO 패브릭 확장성과 관련해 이전에는 IO 패브릭의 헤드룸(headroom)이 부족했지만, 메테오레이크에서는 성능과 전력 효율적인 메모리 액세스 모두 충족하기 위해 네트워크 온 칩(NOC)을 구현했다. 또한 효율성을 극대화하기 위해 그래픽과 미디어를 링 패브릭에서 분리해 IP 재분할을 구현하고, 미디어 엔진을 그래픽에서 분리하여 SoC 타일에 직접 통합했다. 처음으로 1세대 신경망프로세서유닛(NPU)도 추가했다.

전력 효율성을 극대화하고자 SoC 타일에 저전력 E-코어를 직접 추가했다. 아키텍처를 세분화하기 위해 인텔 포베로스(Intel Foveros) 첨단 패키징 기술을 구현했다. 이를 통해 인텔4를 빠르게 늘리고 새로운 프로세스와 기술을

채택하기 위해 빠르게 확장할 수 있다.

세분화된 아키텍처로 전환하면 각 타일의 전력을 관리해야 한다. 퓨어스토리지는 NoC, IO 패브릭에서 PMC(Power Management Controller)를 사용해 계층적 PM 솔루션을 만들고 각 타일에 통합했다. 이 접근 방식을 사용하면 패키지의 컴퓨팅 코어 수에 구애받지 않고 PM을 수행할 수 있다.

그는 “SoC 확장성을 담보하기 위해서는 근본적으로 아키텍처의 전환이 필요하다는 사실을 깨달았다”라며, “SoC 아키텍처는 차세대 인텔 프로세서에 영향을 줄 수밖에 없었으며, 근본적인 답은 모든 것을 분리하는 것이었다”고 설명했다.

메테오레이크는 네트워크 온 칩(NOC) 패브릭과 입출력(IO) 패브릭의 두 가지 기본 패브릭으로 구성됐다. NOC의 경우 ▲컴퓨팅 타일 ▲그래픽 타일 ▲SOC LP E-코어 ▲미디어 및 디스플레이 ▲NPU ▲이미징 ▲메모리 컨트롤러 ▲IOC ▲전원 관리(P-Unit)가 포함됐다.

IO는 ▲와이파이 및 블루투스 ▲PCIe 익스프레스 ▲USB4/TBT(IO 타일) ▲USB3/2 ▲센싱 ▲오디오 ▲이더넷 ▲전력 관리 컨트롤러가 배치됐다.

메테오레이크의 보안 서비스에는 새로운 실리콘 보안 엔진, 플랫폼 보안, 엔터프라이즈 보안 관리기능이 포함된다. 이전 세대와 마찬가지로 통합 보안 및 관리 엔진(CSME)이 모든 통합 보안 서비스를 제공한다. 인텔은 메테오 레이크와 함께 전적으로 실리콘 보안에만 초점을 맞춘 인텔 실리콘 보안 엔진(ISSE)도 도입한다. 신뢰 경계를 줄이고 플랫폼의 전반적인 보안을 개선하기 위해 ISSE 를 CSME 에서 분리했다. CSME 와 ISSE 를 결합하여 에코시스템 파트너는 플랫폼 데이터를 보호하고 더욱 신뢰할 수 있는 애플리케이션을 구축할 수 있다.

이같은 SoC 구현은 인텔의 어드밴스드 3D 패키징 기술인 포베로스가 일조했다. 그는 “포베로스는 영역당 고밀도 와이어를 이용해 기존 IO 대비 원할 때 블록을 잘라낼 수 있다”라며, “단순 저전압 CMOS로 면적이 작고 프로토콜에 영향을 받지 않으며, 높은 에너지 효율성을 갖추고 있다”고 말햇다.

즉, 메테오레이크는 포베로스 패키징을 통해 높은 대역폭은 마치 다이에 있는 것과 동일한 메모리 대역폭을 허용하고, 단순 저전압으로 프로토콜에 구애받지 않는 작고 단순한 영역을 구현할 수 있게 된 셈이다. 높은 에너지 효율은 타일 간 전력을 최소화해준다.