4·5나노 내줬던 삼성, 2·3나노 대결서 TSMC 앞설까 [소부장반차장]

실시간
뉴스

반도체

4·5나노 내줬던 삼성, 2·3나노 대결서 TSMC 앞설까 [소부장반차장]

디지털데일리 발행일 2023-05-02 09:19:29

김도현

URL복사

- 2nm 반도체 2025년 전후 양산
- 나란히 3nm 공정 고도화 진행

[디지털데일리 김도현 기자] 전방산업 부진에도 반도체 수탁생산(파운드리) 업계의 기술 개발은 멈추지 않고 있다. 대만 TSMC와 삼성전자가 4~5나노미터(nm)에 이어 2~3nm 전쟁을 펼치고 있다. 앞선 경쟁에서 밀린 삼성전자로서는 이번마저 패배하면 1위 추격은 물론이고 미국 인텔, 일본 라피더스 등에 2위 자리까지 내줘야 할 위기에 처한다.

현재 삼성전자는 2025년 양산을 목표로 2nm(SF2) 공정을 개발하고 있다. 지난달 27일 삼성전자는 2023년 1분기 실적 컨퍼런스콜(컨콜)을 통해 “게이트올어라운드(GAA) 2nm 기술 경쟁력 강화 노력을 이어가 테크니컬 리더십 전통을 지킬 것”이라고 밝혔다.

GAA는 삼성전자가 세계 최초로 도입한 트랜지스터 방식이다. 트랜지스터 게이트(전류가 드나드는 문)와 채널(전류가 흐르는 길)이 닿은 면을 4개(기존 핀펫(FinFET)은 3면)로 늘린 구조다. 많이 닿을수록 전류 흐름을 세밀하게 제어할 수 있는 것이 특징이다.

아울러 삼성전자는 채널을 와이어 형태에서 긴 모양의 나노시트로 변경하기도 했다. MBC(Multi Bridge Channel)FET이라고 부르는 기술로 이를 통해 게이트와 채널이 닿는 면적을 재차 확장했다.

앞서 삼성전자는 MBCFET을 3nm 공정에 적용한 바 있다. 컨콜에서 삼성전자는 “지난해 처음으로 MBCFET이라는 GAA 아키텍처를 활용했다. 고객 만족과 기술 리더십 전통을 지속하기 위한 움직임”이라며 “3nm 프로모션을 진행 중으로 고객들을 이를 평가하고 있다. 테스트 칩을 제작하는 곳도 있다”고 전했다.

삼성전자는 3nm 2세대 공정(SF3)도 준비 중이다. 내년부터 양산 개시될 것으로 관측된다. 1세대(SF3E) 대비 수율(완성품 중 양품 비율)과 성능을 높이는 것이 관건이다. 2025년에는 3세대(SF3P)도 등장한다. 삼성전자는 3nm를 통해 GAA를 먼저 경험한 만큼 2nm에서 초기 시행착오를 최소화할 것으로 예상된다.

삼성전자 대비 약 6개월 늦게 3nm 공정(N3)을 스타트한 TSMC도 미래 경쟁에서 앞서기 위한 로드맵을 최근 공개했다. TSMC는 지난달 미국 캘리포니아에서 기술 심포지엄을 열고 2025년부터 2nm 공정(N2) 양산에 들어간다고 발표했다.

TSMC의 3nm까지는 기존 FinFET을 유지하고 2nm부터 GAA를 쓰기로 했다. 삼성전자와 가장 큰 차이점이다. N2는 2025년, 이를 개선한 N2P는 2026년 상용화 예정이다. 참고로 삼성전자 역시 SF2를 업그레이드한 SF2P를 2026년 출시하는 것이 목표다.

TSMC는 “N2P에서는 나노시트 GAA 트랜지스터 전원 레일을 후면으로 이동해 밀도를 높일 것”이라고 설명했다. 이렇게 되면 입출력(I/O) 및 전원 배선이 분리돼 데이터와 전원 연결 간 간섭을 낮추고 전력 효율을 높일 수 있다.

TSMC의 경우 3nm 공정을 삼성전자보다 더 세분화하기도 했다. N3에 이어 2024년 N3E·N3AE, 2025년 N3P·N3X, 2026년 N3A를 예고했다. 이중 N3AE와 N3A는 자동차(오토)용으로 차량용 반도체 고객들을 겨냥한 것으로 풀이된다.

2020년대 초반 벌어진 4~5nm 대결에서는 수율이 승부를 갈랐다. 삼성전자는 퀄컴 등 대형 고객을 확보하고도 반도체 설계(팹리스) 업체들의 기대에 부응하지 못하면서 결과적으로 TSMC에 고객을 헌납했다. 다음 세대인 2~3nm에서는 다른 결말이 필요한 상황이다.

반도체 업계 관계자는 “삼성전자와 TSMC 모두 2nm 반도체 설계자동화(EDA) 프로그램 연계 작업에 착수하는 등 차세대 공정 준비에 속도를 내고 있다”며 “공정 완성도만큼이나 중요한 게 고객과 네트워크다. 그동안 삼성전자는 이 부분에서 뒤처진 경향이 있던 만큼 팹리스 기업들과 소통을 강화해야 할 것”이라고 강조했다.

한편 파운드리 사업을 재개한 인텔은 2024년 20A(2nm) 및 18A(1.8nm) 공정 상용화를 도전 중이다. 차세대 극자외선(EUV) 노광인 ‘하이NA’를 최초 도입해 기존 플레이어를 앞지르겠다는 심산이다.

일본 도요타, 소니, 키옥시아 등 8개사가 공동 설립한 라피더스는 2027년 2nm 반도체 생산이 목표다. 미국 IBM, 유럽 반도체 연구소 IMEC 등과 협업하면서 계획을 이행 중이다.