"TSMC 보고있나" 네패스, AI 반도체 패키징 기술 확보

실시간
뉴스

반도체

"TSMC 보고있나" 네패스, AI 반도체 패키징 기술 확보

디지털데일리 발행일 2023-04-12 09:03:47

김도현

URL복사

- FO-WLP 활용한 솔루션

[디지털데일리 김도현 기자] 반도체 후공정 전문업체 네패스가 ‘팬아웃(FO)-웨이퍼레벨패키지(WLP) 기반 3차원(3D) 집적회로(IC) 제조를 위한 핵심 소재 및 공정 기술’ 개발을 완료했다고 12일 발표했다. 이는 고성능 인공지능(AI) 반도체에 적용 가능하다.

FO-WLP는 웨이퍼 단위로 칩을 패키징하는 방식이다. 입출력(I/O)단자를 바깥으로 빼 I/O를 늘린다. 인쇄회로기판(PCB)이 필요 없고 공정 횟수도 단축해 원가 절감에 유리하다. 반도체 위탁생산(파운드리) 업계 1위 대만 TSMC는 FO-WLP를 내세워 애플 등을 고객사로 확보한 바 있다.

이번 과제는 네패스가 총괄을 맡아 지난 2018년부터 5년 동안 진행됐다. 첨단 기술을 통해 국내 반도체 산업의 발전과 첨단 후공정 플랫폼 경쟁력을 확보한다는 목표로 마이크로프랜드, 켐이, 한국전자기술연구소, 서울테크노파크, 재료연구소, 서울과학기술대학교, 덕산하이메탈 등이 컨소시엄에 참여했다.

반도체 업계 관계자는 “우리나라는 메모리 강국이지만 시스템반도체는 취약하다. 이 분야를 키우기 위해서는 전공부터 후공정까지 전주기를 육성하는 방향으로 가야 한다. 첨단 패키징의 경우 최근 주요 업체들이 힘주는 영역”이라고 설명했다.

해당 컨소시엄은 AI, 로봇, 사물인터넷(IoT) 등 응용 산업 전반 영역에서 수요가 급증하고 있는 고성능 반도체 지능화, 저전력화, 경량화, 소형화를 구현하기 위한 반도체 패키징 공정·소재 기술에 중점을 뒀다.

▲FO 기반 고밀도 이종 적층 기술 ▲대면적 전자파 간섭 차폐(EMI) 실딩 및 방열 에폭시 몰딩 컴파운드(EMC) Molding 패키지 기술 ▲감광성 폴리이미드(PSPI) 중합 및 저온 경화형 절연막 감광재 소재 ▲파인 피치 대응용 프로브 카드 등이 대상이다.

네패스는 이번 과제를 통해 확보한 패키지 경쟁력으로 국내외 AI, 메모리 수요 업체와 사업화 기회를 발굴할 방침이다.

김종헌 네패스 기술개발본부 부사장은 “이번 국책 과제 수행을 통해 첨단 반도체 분야 신시장 확대에 기여할 것”며 “앞으로 네패스는 첨단 후공정 기술을 리딩하고 국내 산업 생태계 기반을 견고히 다져나갈 계획”이라고 밝혔다.