인텔, 차세대 패키징으로 ‘무어의 법칙’ 잇는다…하반기 분기점 도달 [소부장반차장]

실시간
뉴스

반도체

인텔, 차세대 패키징으로 ‘무어의 법칙’ 잇는다…하반기 분기점 도달 [소부장반차장]

디지털데일리 발행일 2023-05-19 17:29:40

김문기 기자

URL복사

[디지털데일리 김문기 기자] “무어의 법칙은 반도체 업계를 이끄는 원동력이다. 인텔이 성능 향상을 위해 트랜지스터 당 비용 절감을 지속적으로 추진한 이유였다. 현재 전체 시스템 기술 최적화가 무어의 법칙을 주도하는 핵심 영역으로 부상했다. 첨단 패키징이 매우 중요한 역할을 하는 단계로 돌입했다는 의미다.”

톰 러커 인텔 부사장은 지난 18일 온라인으로 진행된 ‘인텔 패키징 라운드테이블’에서 현재 하나의 칩이 모든 기능을 통합하려는 시기였던 시스템온칩(SoC)에서 시스템온패키지(SoP)로 전환이 이뤄지는 시점에서 차세대 패키징 기술이 미래 중요한 역할을 해줄 것이라 설명했다.

앞서 故 고든 무어 역시도 지난 1965년 일렉트로닉스지에 이와 관련된 논문을 제시했으며, 내용에서도 무어의 법칙이 발전하는 과정에서 패키징이 매우 중요한 역할을 할 것이라 예측했다. 당시 “개별적으로 패키징되고 상호 연결된 작은 기능들로 대규모 시스템을 구축하는 것이 더 경제적일 수 있다”고 명시했다.

첨단 패키징의 도입으로 성능과 확장성을 끌어 올릴 수 있음과 동시에 비용 효율성과 최적화된 수율을 이끌어낼 수 있다. 현 미세공정화에 따른 한계를 벗어나는데 유의미한 절차가 될 수 있다는 의미다.

과거 인텔 역시 지난 1990년대초 컴퓨트와 메모리를 하나의 패키지 안에 탑재해 성능을 향상시켰고, 이를 바탕으로 인텔 486 프로세서를 개발했다. 2005년에는 2개의 다이를 가진 CPU 코어 제품으로 발전시켰다. 2013년 아키텍처 전환을 통해 하나의 컴퓨트 다이와 플랫폼 제어 허브를 모두 하나의 패키지 내 배치하는 것에 성공했다. 더 나아가 인텔은 3D 적층 구조까지 완성했다.

이를 바탕으로 지난 2020년 인텔은 처음으로 인텔 코어 프로세서에 적층 구조를 도입했고 올해 초 GPU 맥스 제품에도 적용하는데 성공했다. GPU 맥스의 경우 1000억개 이상의 트랜지스터가 46개의 다이와 5개의 서로 다른 공정으로 생산돼 탑재됐다. 첨단 패키징 기술을 활용해 고성능 컴퓨팅을 구현하게 된 셈이다.

러커 부사장은 “하나의 칩이 모든 기능을 통합하려는 시도는 패키징으로 전환되고 있으며, 이를 통해 구조 개선과 설계 재사용이 가능해 다양한 실리콘 공정 혼합이 가능해졌다”라며, “궁극적으로 전체 제품군에서 유연하고 고성능을 낼 수 있는 제품을 공급할 수 있게 된 계기다”라고 말했다.

올해 하반기 PC 고객을 대상으로 상용화되는 인텔 ‘메테오 레이크’와 차세대 CPU 맥스 제품인 코드명 폰테베키오가 인텔이 추구하는 첨단 패키징을 유감없이 활용한다.

이 과정에서 인텔은 두 가지 기술방식을 각각 또는 서로 발전시켜 효율성을 극대화시킨다.

우선 4세대 제온 스케일러블 프로세서에도 적용된 바 있는 임베디드 멀티 다이 브릿지(EMIB, Embedded Multi-Die Interconnect Bridge)가 인터포저 패키징 기술이 요구된다.

현재 인텔의 EMIB 기술은 지난 2017년 최대 6개 브릿지가 있는 55 미크론 피치(거리) 제공에서 더 나아가 최대 14개 브릿지를 포함 가능할 정도로 진화시켰다. 패킷 크기는 한면당 약 92mm로 커졌으며, 피치도 45미크론까지 축소됐다. 인텔은 향후 패킷 크기를 한 면당 100mm 이상으로 키울 예정이며, 피치 역시 36미크론까지 축소시킬 계획이다.

각 프로세서를 블록화해 타일처럼 붙이고 적층할 수 있는 기술을 인텔은 ‘포베로스’라 부른다. 지난 2019년 코드명 레이크필드에 첫 도입됐다. 현재 36미크론 피치급 2세대 제품으로 전환했다. 내년에는 25미크론까지 축소한다. 향후 9미크론까지 확장할 계획이다. 하이브리드 본딩인 ‘포베로스 다이렉트’의 경우 구리와 구리를 본딩하는 기술로 10미크론 이하로 거리를 축소해 높은 비트당 전력 성능을 제공한다. 향후 5미크론까지 확장함과 동시에 3D에서도 제공할 계획이다.

이같은 인텔의 첨단 패키징 기술은 하반기 출시될 예정인 메테오 레이크의 포베로스 적용에 이어 폰테베키오에서 EMIB와 포베로스가 함께 사용될 계획이다. 푸야 타다욘 인텔 펠로우는 “매우 복잡한 구조를 가진 첨단 설계에 기반하고 있으며 올해 공급 중으로 현재 가장 앞선 패키징 기술로 분류할 수 있다”고 설명했다.

러커 부사장은 “현재 컴퓨팅과 데이터 전송에 필요한 데이터의 양이 매년 빠른 속도로 증가 중으로 패키징 기술을 통해 이러한 지속적인 성능 요구사항을 충족 가능하다”라며, “패키징을 사용하면 다이를 더욱 가깝게 배치할 수 있고, 전기 신호에서 광학 신호로 전환이 가능해 한계를 극복할 수 있다”고 말했다.