반도체 패키징도 초격차…삼성전자, 12단 3D-TSV 기술 개발

실시간
뉴스

반도체

반도체 패키징도 초격차…삼성전자, 12단 3D-TSV 기술 개발

디지털데일리 발행일 2019-10-07 10:35:27

김도현

URL복사

[디지털데일리 김도현기자] 삼성전자가 패키징 기술에서도 초격차 전략을 이어간다.

7일 삼성전자(대표 김기남 김현석 고동진)는 업계 최초로 ‘12단 3차원 실리콘관통전극(3D-TSV)’ 기술을 개발했다고 밝혔다.

12단 3D-TSV는 반도체 칩 상·하단에 마이크로미터(㎛) 직경의 전자 이동 통로 6만개를 오차 없이 연결하는 첨단 패키징 기술이다. 기존 금선(와이어)을 이용해 칩을 연결하는 방식보다 칩들 사이 신호 주고받는 시간이 짧아졌다. 덕분에 속도와 소비전력을 개선할 수 있다.

이 기술은 종이(100㎛) 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결한다. 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난도가 높은 것으로 알려졌다.

삼성전자는 기존 8단 적층 고대역폭 메모리(HBM)2 제품과 동일한 패키지 두께(720㎛)를 유지하면서 12개의 D램 칩을 적층했다. 고객들은 별도의 시스템 디자인 변경 없이, 고성능의 차세대 고용량 제품을 출시할 수 있게 됐다. 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수도 있다.

아울러 최신 16기가비트(Gb) D램 칩을 적용하면 업계 최대 용량인 24기가바이트(GB) HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

삼성전자 디바이스솔루션(DS)부문 백홍주 부사장은 “인공지능(AI), 자율주행, 고성능 컴퓨팅(HPC) 등 다양한 응용처에서 최첨단 패키징 기술이 중요해지고 있다”며 “12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어갈 것”이라고 강조했다.

<김도현 기자>dobest@ddaily.co.kr