“무어의 법칙은 계속된다”…인텔, 22나노 공정에 입체 설계 기술 적용

실시간
뉴스

반도체

“무어의 법칙은 계속된다”…인텔, 22나노 공정에 입체 설계 기술 적용

디지털데일리 발행일 2011-05-05 16:12:11

한주엽 기자

URL복사

[디지털데일리 한주엽기자] 인텔이 트랜지스터 집적도를 높이기 위해 3차원 입체 설계 기술을 개발하고 이를 22나노 제조 공정에 적용하기로 했다고 4일(현지시각) 공식 발표했다.

인텔의 입체 트랜지스터 집적 기술은 ‘3D 트라이게이트’로 명명됐다. 지금까지의 반도체는 평면적인 설계 과정을 거쳤으나 이를 3차원의 입체 설계로 전환함으로써 트랜지스터의 집적도를 획기적으로 높일 수 있게 됐다는 것이 인텔의 설명이다.

18개월마다 트랜지스터의 집적도가 두 배씩 증가한다는 무어의 법칙은 최근 반도체 공정 기술이 30나노급에 근접하면서 한계에 봉착했다는 진단이 나왔었다. 그러나 인텔은 트랜지스터를 입체적으로 집적하는 기술로 이러한 우려를 불식시키는 한편 미세 공정 부문에서 삼성전자 등 경쟁자를 멀리 따돌리게 됐다.

무어의 법칙을 만든 인텔 창업자 고든 무어는 이날 “최근 수년간 트랜지스터 집적의 한계를 느꼈는데 트랜지스터의 구조 변화는 가히 혁명적인 접근”이라고 밝혔다.

인텔은 올 하반기 입체 설계를 적용한 22나노 제조 공정의 컴퓨터용 프로세서 코드명 아이비브릿지를 양산한다는 목표를 세웠다. 인텔에 따르면 3D 트라이게이트 기술을 적용한 22나노 제조 공정의 아이비브릿지는 전 세대 프로세서 대비 저전압에서 37% 향상된 성능을 제공하고 전력 소모량도 절반 이하로 낮다.

폴 오텔리니 인텔 CEO는 “인텔의 과학자와 엔지니어가 트랜지스터를 재발명했고, 이번에는 3차원을 이용했다”며 “이 발명 기술로 인해 만들어질 놀라운 장치는 새로운 세계를 이끌고, 또한 무어의 법칙을 새로운 영역으로 발전시킬 것”이라고 말했다.

<한주엽 기자>powerusr@ddaily.co.kr