[디지털데일리 한주엽기자] 하이닉스반도체(www.hynix.co.kr 대표 권오철)는 9일 TSV(Through Silicon Via 관통 전극) 기술을 활용해 40나노급 2기가비트 DDR3 D램을 8단 적층하는데 성공했다고 밝혔다.
단일 패키지에서 고용량 16기가비트를 구현하게 된 것은 이번이 처음이다.
16기가비트 D램은 현재의 와이어 본딩(Wire bonding) 기술로는 패키지 크기 증가와 전기적 특성 저하로 인해 단일 패키지로 제작이 불가능하고, 20나노 초반급 공정기술을 적용한 4기가비트 D램이 개발되어야 구현이 가능하다.
이번에 개발된 제품은 TSV 기술을 활용해 이러한 한계를 극복하고 2기가비트 D램을 8단으로 수직 적층함으로써 하나의 패키지에서 고용량을 구현하게 됐다. 이 제품을 모듈로 제작하면 최대 64기가바이트의 고용량을 구현할 수 있어 서버 및 워크스테이션 등 대용량 메모리 수요에 적합하다.
기존 MCP(Multi Chip Package)나 PoP(Package On Package) 등의 방식에서는 고용량화를 위해 칩을 적층할수록 신호전달을 위한 와이어가 복잡해지고 패키지의 크기가 커지는 단점이 있었다. 이러한 한계를 극복하기 위해 칩을 수직으로 적층해 관통전극을 형성하는 TSV 기술이 주목받고 있으며 기존의 와이어 본딩 방식에 비해 2배 이상 적층이 가능하면서 동작속도는 50%가량 향상되고 소비전력도 40% 줄어드는 특징이 있다.
하이닉스반도체 연구소장 홍성주 전무는 “TSV 기술을 이용한 고용량 메모리 제조 기술은 향후 2~3년 내에 메모리 산업의 핵심기술이 될 것”이라며 “이번 제품 개발은 고용량과 융복합화로 변화하는 메모리 솔루션의 기반을 구축했다는 점에 그 의의가 있다”고 밝혔다.
TSV 기술은 향후 메모리반도체, 시스템반도체, 이미지 센서(Image Sensor) 등을 하나의 패키지에 통합하는데 핵심기술이 될 전망이다.
하이닉스는 이번에 개발된 제품을 통해 2013년 이후 본격 상용화 될 것으로 예상되는 64기가바이트 모듈의 양산을 준비하는 한편, 기존 모바일 D램 대비 8배 빠른 WIDE I/O TSV 개발도 추진해 향후 융복합 반도체 제작의 필수적인 기술을 선제적으로 확보한다는 방침이다.
<한주엽 기자>powerusr@ddaily.co.kr
Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지
통합만 해왔던 미디어+ICT 거버넌스, 올바른 개편 방향은? [IT클로즈업]
2025-04-06 07:00:00머스크의 스페이스X, 8.6조원 규모 美 국방부 위성 사업 수주
2025-04-05 12:47:15[OTT레이더] “이병 성윤모…” 본격 군생활 코미디 드라마가 돌아왔다
2025-04-05 11:08:27[이음5G 현황下] 확산 한계치 도달?...“DX본격화 되면, 수요 급증” 전망도
2025-04-04 19:46:29법원, 방통위의 KBS 신임감사 집행정지 신청 ‘기각’
2025-04-04 19:41:00[윤석열 파면] 헌재 “야당의 방통위원장 탄핵소추, 계엄령 요건 될 수 없어”
2025-04-04 16:47:39[윤석열 파면] 막 오른 조기대선, 2030 표심에 ‘게임 공약’ 다시 부상하나
2025-04-05 12:46:43[윤석열 파면] "네이버·다음 프로필, 前 대통령"…페북·인스타 소개글은?
2025-04-04 18:23:30엔시티 위시, 엠넷플러스 '숨바꼭질' 두번째 플레이어로 출격
2025-04-04 17:44:41[DD퇴근길] 윤석열 대통령 파면…ICT·산업계 미칠 영향은?
2025-04-04 17:16:48[윤석열 파면] '탄핵 기념 정식' 인증샷 급증…中 포털서는 실시간 검색어 1위도
2025-04-04 16:49:16우아한형제들, 독일 모기업 DH 자사주 매입·소각…5372억원 지급
2025-04-04 16:48:46