실시간
뉴스

반도체

차세대 AI 랙 헬리오스 양산 선언한 AMD… 삼성전자 HBM4 탑재로 19년 동맹 결실 [위클리반도체]

디지털데일리 발행일 2026-07-26 10:00:00
배태용 기자

[반도체레이다] 3200억 트랜지스터 MI455X 공개…4나노 베이스 다이 HBM4 공급하며 데이터센터 시장 공략

디지털데일리 반도체레이다 독자 여러분 이번 주도 열심히 달린 <반도체레이다>가 반도체 소부장 이슈를 들려드립니다. <반도체레이다>에서는 금주에 놓쳐서는 안 되는 중요한 뉴스를 선정해 보다 쉽게 풀어드리고 이해할 수 있도록 돕는 코너입니다. 반도체레이다와 함께 놓친 반도체 이슈 체크해보시죠. <편집자주>

리사 수(Lisa Su) AMD CEO가 7월 23일(현지 시각) 미국 샌프란시스코 모스콘 웨스트에서 열린 '어드벤싱 AI(Advancing AI) 2026' 기조연설 무대 위에서 차세대 실리콘과 랙스케일 실물 하드웨어를 직접 들어 올리며 72개 GPU 수직통합 인프라 'AMD 헬리오스(Helios)'의 정식 양산을 전격 선언했다. [사진= 김문기 기자]

[디지털데일리 배태용기자] 글로벌 인공지능 인프라 시장에서 고성능 가속기와 랙스케일 시스템을 둘러싼 기술 경쟁이 한층 정교해지는 가운데 핵심 반도체 기업 간의 긴밀한 기술 연대가 성과로 나타나고 있습니다. AMD가 차세대 가속기와 수직통합 인프라를 공개하며 양산을 공식화한 가운데 삼성전자가 해당 시스템의 핵심 메모리 공급사로 참여하며 오랜 협력 관계의 결실을 증명했습니다.

첨단 로직 공정과 메모리 기술이 결합된 랙스케일 인프라가 본격적인 출하를 앞두면서 데이터센터 시장의 지형 변화에도 관심이 쏠리고 있습니다. 이번 주 위클리반도체에서는 차세대 인프라 양산을 선언한 AMD의 하드웨어 전략과 이에 탑재되는 삼성전자의 차세대 메모리 기술 솔루션을 심도 있게 짚어봅니다.

◆ 랙스케일 인프라 헬리오스 양산 선언한 AMD…3분기 말 첫 출하 진행

AMD가 미국 샌프란시스코에서 열린 행사를 통해 차세대 실리콘과 랙스케일 실물 하드웨어를 선보이며 72개 그래픽처리장치를 수직통합한 인프라 'AMD 헬리오스'의 양산 체제 진입을 발표했습니다.

이번에 공개된 인스팅트 MI455X 가속기 모듈은 수랭식 콜드 플레이트와 전력 공급 장치 및 고속 인터페이스를 단일 모듈로 통합한 제품입니다. TSMC의 2나노 및 3나노 공정과 칩렛 기술을 적용해 3200억 개의 트랜지스터를 집적했으며 12개의 컴퓨트 및 입출력 칩렛과 432GB 용량의 메모리가 3D 칩 스태킹 패키징으로 결합됐습니다.

바트 워커(Bart Walker) 삼성전자 메모리 글로벌 어카운트 부문 부사장(VP)과 제임스 안(James An) 삼성전자 수석 엔지니어는 23일(현지시간) 미국 샌프란시스코 모스콘 웨스트에서 열린 AMD '어드벤싱 AI(Advancing AI) 2026' 세션 무대에 함께 올라 양사의 공동 설계(Co-design) 솔루션과 차세대 AI 메모리 로드맵을 발표했다. [사진=김문기 기자]


이러한 MI455X 가속기 72개와 6세대 에픽 CPU 그리고 DPU와 AI-NIC를 수직통합해 구축한 헬리오스 랙 내부에는 18개의 컴퓨트 트레이와 6개의 전용 네트워킹 트레이가 탑재됩니다. 단일 랙 기준으로 1만 8000개 이상의 컴퓨트 유닛과 31TB 규모의 HBM4 메모리가 집적되며 연산 성능과 메모리 대역폭을 향상시켰습니다. 헬리오스 랙스케일 인프라는 올해 3분기 말 첫 출하를 시작으로 4분기부터 본격적인 생산량 확대에 나설 예정입니다.

◆ 삼성전자 HBM4 탑재로 19년 동맹 결실…차세대 메모리 로드맵 구체화

삼성전자는 AMD의 최첨단 랙스케일 인프라 헬리오스 플랫폼과 MI455X 가속기에 자사의 HBM4를 탑재하며 양사의 협력 관계를 재확인했습니다. 2007년부터 이어진 기술 협력을 바탕으로 삼성전자는 AMD 인스팅트 AI 가속기 시리즈의 메모리 파트너로 참여해 왔으며 이번 최신 플랫폼에도 핵심 메모리를 전담 공급하게 됐습니다. 헬리오스 플랫폼에 탑재되는 6세대 에픽 CPU용 DDR5 솔루션 역시 삼성전자가 공급을 맡았습니다.

양산 출하에 들어간 삼성전자의 HBM4는 기존 HBM3E 대비 입출력 핀 수치를 2배 늘린 2K 핀을 적용했습니다. 특히 삼성 파운드리의 4나노 로직 공정을 적용한 핀펫 베이스 다이를 채택해 기존 D램 공정 대비 성능과 전력 효율을 개선했습니다.

아울러 후속 제품인 HBM4E의 경우 1c 코어 다이를 기반으로 패키징당 최대 64GB 용량과 핀당 최대 16Gbps 속도를 제공하며 최대 16단 적층까지 지원할 계획입니다. 서버용 시스템 메모리 영역에서는 12나노급 공정을 적용한 32Gb DDR5를 개발해 단일 모듈 기준 최대 256GB 고용량을 제공하는 등 차세대 데이터센터 워크로드에 최적화된 메모리 포트폴리오를 지속적으로 확대해 나갈 방침입니다.

Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지

이 기사와 관련된 기사

디지털데일리 네이버 메인추가

당신이 좋아할 만한 뉴스

DD 마이크로 사이트

오피니언